vhdl编程为啥我编的vhdl程序第一句就说我有语法问题，我写的第一句是libraryieee；这是为什么呢请高手指点color='#FF8000'>------解决方案--------------------写错字了color='#FF8000'>------解决方案--------------------lz贴出完整的出错代码，LIBRARYieee;color='#FF8000'>-----...

java中的char占几个字节java中的char占几个字节跟系统的字长有关吧,对于32系统是几个字节,对于16系统呢?64呢?color='#e78608'>------解决方案--------------------2color='#e78608'>------解决方案--------------------主类型大小最小值最大值封装器类型boolean1位--Booleanchar16位Un...

大家能不能说说自己公司的软件开发文档都采用那种标准?是国标86,还是国标88据说2006也出来了还是CMMI还是其它都有那些优缺点?color='#FF8000'>------解决方案--------------------------------------------------------我也正在做这方面的工作，参考的是国标的模板，根据自己和其它人的经验做了大量的修改。其实做这个东西大家感觉...

Fortran语言中，最小的正数是多少，怎么算？Fortran语言中，最小的正数是多少，怎么算？好像可以根据16进制的什么数推算，请高手指点color='#FF8000'>------解决方案--------------------浮点数采用IEEE754规范表示方式，网上搜索下这个标准，里面都有详细的解释和说明的。

(vhdl,quartus)产生symbol时出错Error（10017）产生shift的smybol时有如下错误，请问是什么原因？Error(10017):Can'tcreatesymbolforentity"shift"--declarationforport"sel"cannotbeofcomplextype--cup_lib.vhdLIBRARYIE...

关于vhdl的问题LIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;USEIEEE.STD_LOGIC_UNSIGNED.ALL;ENTITYADDER4BISPORT(C4:INSTD_LOGIC;A4:INSTD_LOGIC_VECTOR(3DOWNTO0);B4:INSTD_LOGIC_VECTOR(3DOWNTO0);S4:OUTSTD_LOGIC_VECTOR...

新手求助~modelsim仿真问题~拜托了~我做仿真的时候，之前都是用quartusII9.0，波形都有，但换成10.0后要用modelsim仿真，可是听人说还需要一个什么testbench，小弟新手不知道该怎么弄这个，请大家帮忙看看该怎么编，代码如下：LIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;USEIEEE.STD_LOGIC_UNSIGNED.ALL;Ent...

一个网吧的网络设计方案，欢迎大家拍砖指点！本人打算投资开个中型网吧，出于预算不高，现配置出以下全千兆网络设计方案。请大家指教！节点：180个（考虑到1年以后要扩容，要增加到350个节点）设备选用：1.接入层交换机D-LinkDGS-1024D，其性能参数如下：内存512K传输速率10Mbps/100Mbps/1000Mbps网络标准IEEE802.3、IEEE802.3u、IEEE802.3ab、...

VHDL定义函数的问题libraryIEEE;useIEEE.STD_LOGIC_1164.ALL;useIEEE.STD_LOGIC_UNSIGNED.ALL;entityMy_Allis port( my_and_a, my_and_b :in bit; my_and_y :out bit; my_adder_a, my_adder_b :in STD_LOGIC_VECTOR(2dow...

把浮点型数用１６位整型输出（FloatingPointPresentation） Description:DoyouknowIEEE’scontractofsinglefloatingpointdata?Ifyouarenotsure,followingisthecontract:Thisproblemisreallysimpleforyou:pleaseconvert...

急求FPGA设计的多功能波形发生器的目标芯片小女子做的课题，初次接触FPGA的设计用的是Quartus2的平台运行，综合编译已通过，但是时序仿真出了错：说是目标芯片不适用。求各位大侠能指点指点，给出合适波形发生器的芯片型号，先在此谢过下为VHDL开头部分程序：libraryieee;useieee.std_logic_1164.all;useieee.std_logic_arith.all;use...

急求FPGA设计的多功能波形发生器的目标芯片小女子做的课题，初次接触FPGA的设计用的是Quartus2的平台运行，综合编译已通过，但是时序仿真出了错：说是目标芯片不适用。求各位大侠能指点指点，给出合适波形发生器的芯片型号，先在此谢过下为VHDL开头部分程序：libraryieee;useieee.std_logic_1164.all;useieee.std_logic_arith.all;use...

定点带符号整数问题请问-39.3的定点带符号整数为什么是0XFE77？是怎样计算出来的呢？color='#e78608'>------解决方案--------------------------------------------------------计算机浮点数的表示,一般采用IEEE754格式,不过,它的short,long类型是4字节和8字节的.如果用dword来表示的话,显得有些局促了

关于计算机内部区分字符与整型的问题byte表示64时内部表示形式为01000000一共八位；但是char型字符'A'表示的也是01000000，因此计算机怎么区分是字符'A'还是整型64呢？byte与charcolor='#FF8000'>------解决方案--------------------char型字符'A'表示是0000000001000000，不是01000000，char是16位的...

quartus的延迟为什么这么严重啊我用vhdl写了几个逻辑门，用quartusii仿真时输出的延迟非常严重Assemblycodelibraryieee;useieee.std_logic_1164.all;entityeisport(a,b:instd_logic;y,h,f,yf,yh,hf,yhf:outstd_logic);ende;architecturebofeisbeginproc...

关于书上的用vhdl做t触发器的例子的问题代码如下libraryieee;useieee.std_logic_1164.all;entitytffisport(t,clk,reset:instd_logic;q:outstd_logic);endtff;architecturetff_artoftffissignalq_temp:std_logic;beginprocess(clk)beginif...

VHDL仿真不出来啊libraryieee;useieee.std_logic_1164.all;entitys_regis port(clk,clr,si:instd_logic; so:outstd_logic d:outstd_logic_vector(7downto0));ends_reg;architecturebehaveofs_regisbegin process(clk,c...

请教一个关于浮点数的问题。float型数据以IEEE754单精度浮点数格式表示。若编译器将float型变量X分配到一个32位浮点数寄存器FRI中，且X=-8.25，则FRI的内容是：AC1040000HBC2420000HCC1840000HDC1C20000H请问这种题应该怎么做？？谢谢！！color='#e78608'>------解决方案---------------------------...

浮点数格式与运算假设浮点数是100.110001那么按照浮点数的格式假设符号+3位阶码+6位位数是不是就是1.00110001X2*(010)0010001100(书上说小数点前面的一是隐藏的)那么如果要按浮点数的计算方式计算的时候在对阶的时候是不是要把那隐藏的1写出来吗？可是为什么好多题目中X=2*(010)X0.11011011，Y=2*(100)X（-0.10101100）都是这样的小数点前...

传说中的关键字strictfp到底有什么用？最开始是发现3.14f+3等于6.1400003，然后突然想起来还有strictfp这个关键词，就试了一下，果然不好用。查了一下strictfp，注意到其中两点说明：1符合IEEE-754规范2都将严格地进行计算看了一下这个IEEE-754规范，大概是说一些计算机处理浮点数特殊情况的处理，貌似跟这事没关。3.14f+3无论如何都等于6.1400003do...