LAN8742 教程(1) 数据手册 中文翻译

LAN8742 教程(1) 数据手册 中文翻译

LAN8742 教程(1) LAN8742 教程(1) 数据手册 中文翻译

---

---

前言

要想学习任何一款芯片的用法，首先就是要读懂 datasheet 了，所以教程的前面几章节就是用来翻译手册的。后面再利用 STM32CubeMx ，配置 FreeRTOS+Lwip 进行编程调试Nucleo-F767ZI 了。

---

1.0 介绍

1.1 一般条款和约定

以下是本文档中使用的一般术语的列表：

术语	功能
BYTE	8 bits(8位)
FIFO	First In First Out buffer 先进先出缓冲器；常用于弹性缓冲
MAC	Media Access Controller 媒体访问控制器
RMII?	Reduced Media Independent Interface 简化媒体独立接口
N/A	Not Applicable 不适用
X	表示逻辑状态为“无关”或未定义。
RESERVED	指保留位字段或地址。 除非另有说明，否则保留位必须始终为零才能进行写操作。 除非另有说明，否则在读取保留位时不能保证值。 除非另有说明，否则请勿读取或写入保留地址。
SMI	Serial Management Interface 串行管理接口

1.2 一般说明

LAN8742A/LAN8742Ai是一款具有可变I/O电压的低功耗10BASE-T/100BASE-TX物理层（PHY）收发器，符合IEEE 802.3和802.3u标准。
LAN8742A / LAN8742Ai支持通过标准RMII接口与以太网MAC进行通信。它包含一个全双工10-BASE-T / 100BASE-TX收发器，并支持10 Mbps（10BASE-T）和100 Mbps（100BASE-TX）的运行。 LAN8742A / LAN8742Ai实现自动协商，以自动确定最佳的速度和双工操作模式。 HP Auto-MDIX支持允许使用直接连接或交叉LAN电缆。集成的局域网唤醒（WoL）支持提供了一种机制，可在接收到完美的DA，广播，魔术包或唤醒帧后触发中断。
LAN8742A / LAN8742Ai支持符合IEEE 802.3-2005和特定于供应商的寄存器功能。但是，操作不需要寄存器访问。可以通过第3.7节“配置带”中所述的配置引脚选择初始配置。寄存器可选的配置选项可用于进一步定义收发器的功能。
可以对LAN8742A/LAN8742Ai进行编程，以在物理层支持LAN唤醒，从而允许检测可配置的唤醒帧和Magic数据包。此功能允许在PHY层过滤数据包，而无需MAC干预。此外，LAN8742A/LAN8742Ai支持电缆诊断，该诊断使设备可以通过供应商特定的寄存器识别断开/短路及其在电缆上的位置。
根据IEEE 802.3-2005标准，所有数字接口引脚都可承受3.6 V电压。该器件可配置为使用集成的3.3 V至1.2 V线性稳压器在单个3.3 V电源上运行。线性稳压器可以有选择地禁用，从而允许使用高效的外部稳压器以降低系统功耗。
LAN8742A/LAN8742Ai提供商用（0°C至+ 70°C）和工业（-40°C至+ 85°C）温度范围版本。典型的系统应用如图1-1所示。图1-2提供了该设备的内部框图。

图1-1 系统框图

图1-2 内部框图

2.0 引脚说明和配置

图2-1 24-VQFN引脚分配（俯视图）

注意 ：封装底部的裸露焊盘（VSS）必须接地
注意 ：在信号名称的开头使用小写字母“n”时，表示信号为低电平有效。
例如，nRST表示复位信号为低电平有效。
注意 ：每个信号的缓冲区类型在BUFFER TYPE列中指示。在第2.2节中提供了缓冲区类型的描述。

表2-1 RMII信号

引脚序号	名称	符号	缓冲区类型	描述
1	传输数据0	TXD0	VIS	MAC使用此信号将数据发送到收发器。
1	传输数据1	TXD1	VIS	MAC使用此信号将数据发送到收发器。
1	发送使能	TXEN	VIS(PD)	指示TXD [1:0]上存在有效的传输数据。
1	接收数据0	RXD0	VO8	收发器在接收路径上发送的2个数据位的位0。
1	PHY工作模式0配置	MODE0	VIS(PU)	与MODE1和MODE2结合使用时，此配置表带可设置默认PHY模式。 有关配置带的更多信息，请参见注释1。 注意：请参见第3.7.2节“ MODE [2:0]：模式配置”以获取更多详细信息。
1	接收数据1	RXD1	VO8	收发器在接收路径上发送的2个数据位的位1。
1	PHY工作模式1配置表带	MODE1	VIS(PU)	结合MODE0和MODE2，此配置表带可设置默认PHY模式。 有关配置带的更多信息，请参见注释1。 注意：请参见第3.7.2节“ MODE [2:0]：模式配置”以获取更多详细信息。
1	接收错误	RXER	VO8	断言该信号以指示在当前正从收发器传送的帧中某处检测到错误。
1	PHY地址0配置带	PHYAD0	VIS(PD)	此配置表带设置收发器的SMI地址。 有关配置带的更多信息，请参见注释1。 注意：有关更多信息，请参见第3.7.1节“ PHYAD [0]：PHY地址配置”。
1	载波侦听/接收数据有效	CRS_DV	VO8	断言该信号以指示接收介质为非空闲。接收到10BASE-T数据包时，CRS_DV被声明，但是RXD [1：0]保持为低电平，直到接收到SFD字节（10101011）。 注意：根据RMII标准，在10BASE-T半双工模式下，发送的数据不会循环回到接收数据引脚。
1	PHY工作模式2配置表带	MODE2	VIS(PU)	与MODE0和MODE1结合使用时，此配置表带可设置默认PHY模式。 有关配置带的更多信息，请参见注释1。 注意：请参见第3.7.2节“ MODE [2:0]：模式配置”以获取更多详细信息。

注1：配置表带值在上电复位和系统复位时被锁存。配置带由带下划线(加粗)的符号名称标识。连接到负载时，必须使用外部电阻器来增强用作配置带的信号。有关更多信息，请参见第3.7节“配置带”。

表2-2 LED引脚

引脚序号	名称	符号	缓冲区类型	描述
1	LED 1	LED 1	O12	该引脚可用于指示通过唤醒控制和状态寄存器（WUCSR）的LED1功能选择字段配置的链接活动，链接速度，nINT或nPME。 注意：有关其他LED信息，请参见第3.8.1节“ LED”和第3.8.4节“ LAN唤醒（WoL）”。
1	中断输出	nINT	O12	低电平有效中断输出。 注：默认情况下，nINT信号在nINT / REFCLKO引脚上输出。可以选择将nINT信号配置为在LED1或LED2引脚上输出。有关设备中断的更多详细信息，请参见第3.6节“中断管理”。
1	电源管理事件输出	nPME	O12	有源低功耗管理事件（PME）输出。 注：可以选择将nPME信号配置为在LED1或LED2引脚上输出。有关其他nPME和WoL信息，请参见第3.8.4节“ LAN唤醒（WoL）”。
1	调节器关闭配置带	REGOFF	IS(PD)	该配置带用于禁用内部1.2 V稳压器。禁用稳压器时，必须向VDDCR提供外部1.2 V电压。 ?当使用外部电阻将REGOFF上拉至VDD2A时，内部稳压器被禁用。 ?当REGOFF悬空或拉低时，内部稳压器被使能（默认）。 有关配置带的更多信息，请参见注释1。 注意：有关更多详细信息，请参见第3.7.3节“ REGOFF：内部+1.2 V稳压器配置”。
1	LED 2	LED2	O12	该引脚可用于指示通过唤醒控制和状态寄存器（WUCSR）的LED2功能选择字段配置的链接活动，链接速度，nINT或nPME。 注意：有关其他LED信息，请参见第3.8.1节“ LED”和第3.8.4节“ LAN唤醒（WoL）”。
1	中断输出	nINT	O12	低电平有效中断输出。 注：默认情况下，nINT信号在nINT / REFCLKO引脚上输出。可以选择将nINT信号配置为在LED1或LED2引脚上输出。有关设备中断的更多详细信息，请参见第3.6节“中断管理”。
1	电源管理事件输出	nPME	O12	有源低功耗管理事件（PME）输出。 注：可以选择将nPME信号配置为在LED1或LED2引脚上输出。有关其他nPME和WoL信息，请参见第3.8.4节“ LAN唤醒（WoL）”。
1	nINT / REFCLKO功能选择配置带	nINTSEL	IS(PU)	该配置带选择nINT / REFCLKO引脚的模式。 ?当nINTSEL悬空或拉至VDD2A时，选择nINT进行nINT / REFCLKO引脚的操作（默认）。 ?当nINTSEL拉低至VSS时，选择REFCLKO进行nINT / REFCLKO引脚的操作。 有关配置带的更多信息，请参见注释1。 注意：有关更多信息，请参见第3.8.1.6节“ nINTSEL和LED2极性选择”。

注1：配置表带值在上电复位和系统复位时被锁存。配置带由带下划线(加粗)的符号名称标识。连接到负载时，必须使用外部电阻器来增强用作配置带的信号。有关更多信息，请参见第3.7节“配置带”。

表2-3 串行管理接口（SMI）引脚

引脚序号	名称	符号	缓冲区类型	描述
1	SMI数据输入/输出	MDIO	VIS/VO8(PU)	串行管理接口数据输入/输出
1	SMI时钟	MDC	VIS	串行管理接口时钟

表2-4 串行管理接口（SMI）引脚

引脚序号	名称	符号	缓冲区类型	描述
1	以太网TX/RX正通道1	TXP	AIO	发送/接收正通道1
1	以太网TX/RX负通道1	TXN	AIO	发送/接收负通道1
1	以太网TX/RX正通道2	RXP	AIO	发送/接收正通道2
1	以太网TX/RX负通道2	RXN	AIO	发送/接收负通道2

表2-5 其他引脚

引脚序号	名称	符号	缓冲区类型	描述
1	外部晶振输入	XTAL1	ICLK	外部晶振输入
1	外部时钟输入	CLKIN	ICLK	单端时钟振荡器输入。 注意：使用单端时钟振荡器时，XTAL2应该保持未连接状态。
1	外部晶振输出	XTAL2	OCLK	外部晶振输出
1	外部复位	RXN	nRST	系统复位。该信号为低电平有效。
1	中断输出	nINT	VOD8(PU)	低电平有效中断输出。放置一个外部电阻上拉至VDDIO。 注：可以选择将nINT信号配置为在LED1或LED2引脚上输出。有关设备中断的更多详细信息，请参见第3.6节“中断管理”。 注：有关如何使用nINTSEL配置带确定该引脚功能的详细信息，请参见第3.8.1.6节“ nINTSEL和LED2极性选择”。
1	参考时钟输出	REFCLKO	VO8	该可选的50 MHz时钟输出来自25 MHz的晶体振荡器。 REFCLKO可通过nINTSEL配置带选择。 注：有关器件中断的更多详细信息，请参见第3.7.4.2节“ REF_CLK输出模式”。 注：有关如何使用nINTSEL配置带确定该引脚功能的详细信息，请参见第3.8.1.6节“ nINTSEL和LED2极性选择”。

表2-6 模拟参考引脚

引脚序号	名称	符号	缓冲区类型	描述
1	外部1％偏置电阻输入	RBIAS	AI	该引脚需要将12.1kΩ（1％）电阻接地。 有关连接信息，请参考LAN8742A / LAN8742Ai参考示意图。 注意：标称电压为1.2 V，电阻消耗的功率约为1 mW。
1	+1.8 V至+3.3 V可变I/O电源	VDDIO	P	+1.8 V至+3.3 V可变I/O电源。 有关连接信息，请参考LAN8742A / LAN8742Ai参考示意图。
1	+1.2 V数字核心电源	VDDCR	P	由片上稳压器提供，除非通过REGOFF配置带将其配置为稳压器关闭模式。 有关连接信息，请参考LAN8742A / LAN8742Ai参考示意图。 注意：应在该引脚上并联使用1μF和470 pF去耦电容。
1	+3.3 V通道1模拟端口电源	VDD1A	P	通道1的+3.3 V模拟端口电源。 有关连接信息，请参考LAN8742A / LAN8742Ai参考示意图。
1	+3.3 V通道2模拟端口电源	VDD2A	P	通道2和内部稳压器的+3.3 V模拟端口电源。 有关连接信息，请参考LAN8742A / LAN8742Ai参考示意图。
1	地	VSS	P	共同点。该裸露焊盘必须通过过孔阵列连接到接地层。

2.1 引脚分配

表2-8 24-VQFN封装引脚分配

引脚序号	引脚名称	引脚序号	引脚名称
1	VDD2A	13	MDC
2	LED2/nINT/nPME/nINTSEL	14	nINT/REFCLKO
3	LED1/nINT/nPME/REGOFF	15	nRST
4	XTAL2	16	TXEN
5	XTAL1/CLKIN	17	TXD0
6	VDDCR	18	TXD1
7	RXD1/MODE1	19	VDD1A
8	RXD0/MODE0	20	TXN
9	VDDIO	21	TXP
10	RXER/PHYAD0	22	RXN
11	CRS_DV/MODE2	23	RXP
12	MDIO	24	RBIAS

2.2 缓冲区类型

表2-9 缓冲区类型

缓冲区类型	描述
IS	施密特触发输入
O12	具有12 mA灌电流和12 mA源的输出
VIS	可变电压施密特触发输入
VO8	具有8 mA灌电流和8 mA源的可变电压输出
VOD8	可变电压漏极开路输出，具有8 mA灌电流
PU	50μA（典型值）内部上拉。除非引脚说明中另有说明，否则始终启用内部上拉。 注意：内部上拉电阻可防止未连接的输入悬空。不要依靠内部电阻来驱动设备外部的信号。当连接到必须拉高的负载时，必须添加一个外部电阻。
PD	50μA（典型值）内部下拉电阻。除非引脚说明中另有说明，否则始终启用内部下拉电阻。 注意：内部下拉电阻可防止未连接的输入悬空。不要依靠内部电阻来驱动设备外部的信号。当连接到必须拉低的负载时，必须添加一个外部电阻。
AI	模拟输入
AIO	双向模拟
ICLK	晶体振荡器输入引脚
OCLK	晶体振荡器输出引脚
P	电源引脚

注意 ：数字信号不能承受5 V电压。有关更多的缓冲区信息，请参见第5.1节“绝对最大额定值*”。

注意 ：吸收器和源极的能力取决于VDDIO电压。有关更多信息，请参见第5.1节“绝对最大额定值*” 。

3.0 功能说明

本章提供了各种设备功能的功能描述。这些功能已分为以下几节：

?收发器
?自动协商
?HP Auto-MDIX支持
?MAC接口
?串行管理接口（SMI）
?中断管理?配置表带?其他功能
?应用图

3.1 收发器

3.1.1 100BASE-TX发送

100BASE-TX发送数据路径如图3-1所示。以下各小节将说明每个主要块。
图3-1 100BASE-TX发送数据路径

3.1.1.1 100BASE-TX跨RMII接口传输数据

MAC控制器将发送数据驱动到TXD总线上，并断言TXEN以指示有效数据。数据在REF_CLK的上升沿被收发器的RMII模块锁存。数据采用2位宽50 MHz数据的形式。

3.1.1.2 4B/5B编码

传输数据从RMII块传递到4B/5B编码器。根据表3-1，此块将数据从4位半字节编码为5位符号（称为“代码组”）。每个4位数据半字节都映射到32个可能的代码组中的16个。其余16个代码组要么用于控制信息，要么无效。

前16个代码组由其对应的数据半字节0到F的十??六进制值引用。其余代码组在两侧均带有斜杠的字母表示。例如，IDLE代码组为/I/，发送错误代码组为 /H/，等等。

表3-1：4B/5B代码表

代码组	符号		接收器解释			发射器解释
11110	0	0	0000	DATA	0	0000	DATA
01001	1	1	0001		1	0001
10100	2	2	0010		2	0010
10101	3	3	0011		3	0011
01010	4	4	0100		4	0100
01011	5	5	0101		5	0101
01110	6	6	0110		6	0110
01111	7	7	0111		7	0111
10010	8	8	1000		8	1000
10011	9	9	1001		9	1001
10110	A	A	1010		A	1010
10111	B	B	1011		B	1011
11010	C	C	1100		C	1100
11011	D	D	1101		D	1101
11100	E	E	1110		E	1110
11101	F	F	1111		F	1111

代码组	符号	接收器解释	发射器解释
11111	I	IDLE	在/T/R之后发送，直到TXEN
11000	J	SSD的第一个半字节，IDLE之后转换为“ 0101”，否则为RXER	发送TXEN上升沿
10001	K	SSD的第二个半字节，跟随J转换为“ 0101”，否则为RXER	发送TXEN上升沿
01101	T	ESD的第一个半字节，如果后跟/R/，则导致CRS无效，否则，则声明RXER	发送TXEN下降沿
00111	R	ESD的第二个小节，如果遵循/T/，则会导致CRS无效，否则会声明RXER	发送TXEN下降沿
00100	H	传输错误符号	发送TXER上升沿
00110	V	无效，如果在RXDV期间为RXER	无效的
11001	V	无效，如果在RXDV期间为RXER	无效的
00100	V	无效，如果在RXDV期间为RXER	无效的
00000	V	无效，如果在RXDV期间为RXER	无效的
00001	V	无效，如果在RXDV期间为RXER	无效的
00010	V	无效，如果在RXDV期间为RXER	无效的
00011	V	无效，如果在RXDV期间为RXER	无效的
00101	V	无效，如果在RXDV期间为RXER	无效的
01000	V	无效，如果在RXDV期间为RXER	无效的
01100	V	无效，如果在RXDV期间为RXER	无效的
10000	V	无效，如果在RXDV期间为RXER	无效的

3.1.1.3 加扰

重复的数据模式（尤其是IDLE码组）可以具有带有大的窄带峰值的功率谱密度。对数据进行加扰有助于消除这些峰值，并在整个信道带宽上更均匀地分布信号功率。 FCC法规要求这种均匀的光谱密度，以防止物理布线辐射过多的EMI。
加扰器的种子是从收发器地址PHYAD生成的，以确保在多收发器应用程序（例如转发器或交换机）中，每个收发器将具有自己的加扰器序列。
加扰器还执行数据的并行输入串行输出转换（PISO）。

3.1.1.4 NRZI和MLT-3编码

加扰器块将5位宽的并行数据传递到NRZI转换器，在此它成为串行125 MHz NRZI数据流。 NRZI被编码为MLT-3。 MLT-3是三电平代码，其中逻辑电平的变化表示代码位“ 1”，而保持在相同电平的逻辑输出表示代码位“ 0”。

3.1.1.5 100M传输驱动

然后，将MLT3数据传递到模拟发送器，该发送器将输出TXP和TXN上的差分MLT-3信号驱动通过1：1比例的隔离变压器传递到双绞线介质。 10BASE-T和100BASE-TX信号通过同一变压器，因此可以将通用的“磁性”用于两者。变送器进入CAT-5电缆的100Ω阻抗。电缆端接和阻抗匹配需要外部组件。

3.1.1.6 100M锁相环（PLL）

100M PLL锁定在参考时钟上，并生成用于驱动125 MHz逻辑和100BASE-TX发送器的125 MHz时钟

3.1.2 100BASE-TX接收

100BASE-TX接收数据路径如图3-2所示。以下各小节将说明每个主要块。
图3-2 100BASE-TX接收数据路径

3.1.2.1 100M接收输入

来自电缆的MLT-3通过1:1比例的变压器馈入收发器（在输入RXP和RXN上）。 ADC以每秒125M个采样的速率采样输入的差分信号。使用64级量化器，它会生成6个数字位来表示每个样本。 DSP根据观察到的信号电平调整ADC的增益，以便可以使用ADC的整个动态范围。

3.1.2.2 均衡器，基线漂移校正以及时钟和数据恢复

来自ADC的6位被馈送到DSP模块。 DSP部分中的均衡器可补偿由磁性，连接器和CAT-5电缆组成的物理通道引起的相位和幅度失真。均衡器可以为1 m至100 m之间的任何优质CAT-5电缆恢复信号。
如果信号的直流成分使得低频分量降到隔离变压器的低频极点以下，则变压器的下垂特性将变得很明显，并且将导致接收信号出现基线漂移（BLW）。为了防止损坏接收到的数据，收发器会纠正BLW，并可以无误码地接收ANSI X3.263-1995 FDDI TP-PMD定义的“杀手包”。
100M PLL产生125 MHz时钟的多个相位。由DSP的计时单元控制的多路复用器选择用于采样数据的最佳相位。这用作接收的恢复时钟。该时钟用于从接收到的信号中提取串行数据。

3.1.2.3 NRZI和MLT-3解码

DSP生成MLT-3恢复的电平，该电平被馈送到MLT-3转换器。然后将MLT-3转换为NRZI数据流。

3.1.2.4 解扰

解扰器执行与发送器中的扰码器相反的功能，并且还执行数据的串行并行并行输出（SIPO）转换。
在接收IDLE（/ I /）符号期间。解扰器将其解扰密钥与输入流同步。一旦实现同步，解扰器将锁定此密钥，并能够对传入的数据进行解扰。
解扰器中的特殊逻辑通过在4000字节（40μs）的窗口内搜索IDLE符号来确保与远程收发器的同步。该窗口确保IEEE 802.3标准允许的最大包大小为1514字节，而不会受到干扰。如果在此时间段内未检测到IDLE符号，则接收操作将中止，解扰器将重新启动同步过程。

3.1.2.5 对齐

然后，通过在数据包的开头识别/J/ K/流开始定界符（SSD）对，将解扰后的信号对齐为5位代码组。一旦确定了码字对齐，就将其存储和使用，直到下一帧开始为止。

3.1.2.6 5B/4B解码

根据4B/5B表，将5位代码组转换为4位数据半字节。转换后的数据显示在RXD [1:0]信号线上。 SSD的/J/K/被转换为“ 0101 0101”，作为MAC前导的前两个半字节。
接收SSD会导致收发器断言接收数据有效信号，表明RXD总线上有可用数据。连续的有效代码组将转换为数据半字节。接收到包含/T/R/符号的流结束定界符（ESD）或至少两个/ I /符号，将导致收发器取消声明载波侦听并接收数据有效信号。
注意：这些符号不会转换为数据。

3.1.2.7 接收数据有效信号

接收数据有效信号（RXDV）表示在与RXCLK同步的RXD [1:0]输出上呈现了恢复和解码的半字节。在识别/J/K/分隔符并将RXD对齐半字节边界之后，RXDV变为活动状态。它一直处于活动状态，直到识别出/T/R/分隔符或链接测试指示失败或SIGDET变为false。
当已翻译的/J/K/的第一个半字节准备好通过媒体独立接口（MII模式）传输时，将声明RXDV。
图3-3 接收到的数据和特定的MII信号之间的关系

3.1.2.8 接收器错误

在帧期间，意外的代码组被视为接收错误。预期的代码组是DATA集（0到F）和/T/R/（ESD）符号对。当发生接收错误时，RXER信号被置位，任意数据被驱动到RXD [1:0]线上。如果在解码/J/K/分隔符的过程中检测到错误（错误的SSD错误），则将RXER声明为true，并将值“ 1110”驱动到RXD [1;0]行上。请注意，发生错误的SSD错误时，尚未确认有效数据信号。

3.1.2.9 100M通过RMII接口接收数据

2位数据半字节被发送到RMII块。这些数据半字节以50 MHz的速率被计时到控制器。
控制器在XTAL1/CLKIN（REF_CLK）的上升沿采样数据。

3.1.3 10BASE-T传输

要传输的数据来自MAC层控制器。 10BASE-T发送器以2.5 MHz的速率从MII接收4位半字节，并将其转换为10 Mbps串行数据流。然后，对数据流进行曼彻斯特编码，并将其发送到模拟发送器，后者通过外部磁性将信号驱动到双绞线上。
10M发送器使用以下块：

?MII（数字）
?TX 10M（数字）
?10M发送器（模拟）
?10M PLL（模拟）

3.1.3.1 跨MII/RMII接口传输10M数据

MAC控制器将发送数据驱动到TXD总线上。 TXD [1:0]必须相对于REF_CLK同步转换。当TXEN置为有效时，TXD [1:0]被设备接受以进行发送。当TXEN无效时，TXD [1:0]应为“ 00”以指示空闲。当TXEN被置为无效时，TXD [1:0]的值除“ 00”外均保留给带外信令（待定义）。当TXEN被置为无效时，TXD [1:0]上的“ 00”以外的值将被器件忽略。当TXEN被置为有效时，TXD [1:0]应为每个REF_CLK周期提供有效数据。
为了符合传统的10BASE-T MAC /控制器，在半双工模式下，收发器在接收路径上环回发送的数据。这不会混淆MAC /控制器，因为在此期间未声明COL信号。收发器还支持SQE（心跳）信号。

3.1.3.2 曼彻斯特编码

4位宽的数据发送到10M TX块。半字节被转换为10 Mbps串行NRZI数据流。 10M PLL锁定到外部时钟或内部振荡器，并产生20 MHz时钟。这用于曼彻斯特编码NRZ数据流。当没有数据传输时（TXEN为低电平），10M TX模块输出正常链接脉冲（NLP），以保持与远程链接伙伴的通信。

3.1.3.3 10M发送驱动器

曼彻斯特编码的数据被发送到模拟发送器，在此对信号进行整形和滤波，然后再作为差分信号通过TXP和TXN输出驱除

3.1.4 10BASE-T接收

10BASE-T接收器通过电缆从电缆获取曼彻斯特编码的模拟信号。它从信号中恢复接收时钟，并使用该时钟恢复NRZI数据流。该10M串行数据被转换为4位数据半字节，这些半字节通过MII以2.5 MHz的速率传递到控制器。
此10M接收器使用以下块：

? 滤波器和静噪（模拟）
? 10M PLL（模拟）
? RX 10M（数字）
? MII（数字）

3.1.4.1 10M接收输入和静噪

来自电缆的曼彻斯特信号通过1:1比例磁性元件馈入收发器（在输入RXP和RXN上）。首先对其进行滤波以减少任何带外噪声。然后，它通过一个静噪电路。 SQUELCH是一组幅度和时序比较器，通常会拒绝300 mV以下的差分电压电平，并检测和识别585 mV以上的差分电压。

3.1.4.2 曼彻斯特解码

SQUELCH的输出进入10M RX块，在此处将其验证为曼彻斯特编码数据。还检查信号的极性。如果极性相反（本地RXP连接到远程伙伴的RXN，反之亦然），则可以识别并纠正该情况。反向状态由特殊控制/状态指示寄存器的XPOL位指示。 10M PLL锁定在接收到的曼彻斯特信号上，由此产生20 MHz的时钟。使用该时钟，曼彻斯特编码数据被提取并转换为10 MHz NRZI数据流。然后将其从串行转换为4位宽的并行数据。
10M RX块还检测有效的10BASE-T IDLE信号-正常链接脉冲（NLP）-以维持链接。

3.1.4.3 10M通过RMII接口接收数据

2位数据半字节被发送到RMII块。这些数据半字节在RMII REF_CLK的上升沿有效。

3.1.4.4 Jabber检测

Jabber是一种状况，其中，站通常会由于故障状况而发送比最大允许包长度更长的时间，这会导致TXEN输入保持较长的时间。特殊逻辑用于检测刺针状态并在45 ms内中止向线路的传输。一旦TXEN被置为无效，逻辑将重设刺刀条件。
如第4.2.2节“基本状态寄存器”所示，“ Jabber检测”位指示已检测到Jabber条件。

3.2 自动协商

自动协商功能的目的是根据其链接伙伴的功能自动将收发器配置为最佳链接参数。自动协商是一种用于在两个链接伙伴之间交换配置信息并自动选择双方都支持的最高性能操作模式的机制。自动协商在IEEE 802.3规范的第28条中完全定义。
一旦自动协商完成，有关已解析链接的信息就可以通过串行管理接口（SMI）传递回控制器。协商过程的结果反映在PHY特殊控制/状态寄存器的速度指示位以及自动协商链接伙伴能力寄存器中。自动协商协议是纯粹的物理层活动，并且独立于MAC控制器进行。
收发器的广告功能存储在自动协商广告寄存器中。收发器发布的默认值由用户定义的片上信号选项确定。
在自动协商期间，以下块被激活：

? 自动协商（数字）
? 100M ADC（模拟）
? 100M PLL（模拟）
? 100M均衡器/ BLW /时钟恢复（DSP）
? 10MSQUELCH（模拟）
? 10M PLL（模拟）
? 10M发送器（模拟）

启用后，将通过发生以下事件之一来启动自动协商：

? 硬件复位
? 软件复位
? 掉电复位
? 链路状态断开
? 设置基本控制寄存器的重启自动协商位

在检测到这些事件之一时，收发器通过发送快速链路脉冲（ FLP），即来自10M发送器的链接脉冲突发。它们的形状为“正常链接脉冲”，可以顺畅地通过CAT-3或CAT-5电缆。快速链接脉冲突发最多包含33个脉冲。始终存在的17个奇数脉冲构成FLP突发帧。可能存在或不存在的16个偶数脉冲包含正在发送的数据字。数据脉冲的存在表示“ 1”，而数据脉冲的存在表示“ 0”。
FLP突发发送的数据称为“链接代码字”。这些在IEEE 802.3条款28中已完全定义。
总之，收发器在其选择器字段（链接代码字的前5位）中通告802.3兼容性。它根据自动协商通告寄存器中设置的位来通告其技术能力。
该技术能力有4种可能的搭配。按照优先顺序，这些是：

? 100M全双工（最高优先级）
? 100M半双工
? 10M全双工
? 10M半双工（最低优先级）

如果宣告了收发器的全部功能（100M，全双工），并且链接伙伴能够支持10M和100M，然后自动协商选择100M作为最高性能模式。如果链路伙伴具有半双工和全双工模式，则自动协商会将全双工选择为性能最高的操作。
一旦确定了能力匹配，便会在设置了确认位的情况下重复链接代码字。链接代码字的主要内容此时的任何差异都将导致自动协商重新开始。如果未收到所有必需的FLP突发，自动协商也将重新开始。
收发器在自动协商过程中发布的功能最初由复位完成后锁在MODE [2:0]配置条上的逻辑电平确定。这些配置带也可用于禁用上电时的自动协商。有关更多信息，请参见第3.7.2节“ MODE [2:0]：模式配置”。
写入自动协商公告寄存器的第8位到第5位，可以通过软件控制收发器发布的功能。写入自动协商广告寄存器不会自动重新启动自动协商。
必须先设置基本控制寄存器的重启自动协商位，然后才能发布新功能。也可以通过软件将基本控制寄存器的自动协商使能位清零来禁用自动协商。

3.2.1 并行检测

如果LAN8742A / LAN8742Ai连接到缺乏自动协商能力的设备（即未检测到FLP），则可以基于100M MLT-3符号或10M正常链路脉冲来确定链路速度。在这种情况下，根据IEEE标准，假定链路为半双工。此功能称为“并行检测”。此功能可确保与旧版链接伙伴的互操作性。如果通过并行检测形成了链接，则自动协商扩展寄存器的链接伙伴自动协商Able位将被清除，以指示链接伙伴无法进行自动协商。控制器可以通过管理界面访问此信息。如果在并行检测期间发生故障，则将链接伙伴自动协商能力的并行检测故障位置位。
自动协商链接伙伴能力寄存器用于存储链接伙伴能力信息，该信息编码在接收到的FLP中。如果链接伙伴不具有自动协商能力，则在完成并行检测之后，将更新“自动协商链接伙伴能力寄存器”以反映链接伙伴的速度能力。

3.2.2 重新开始自动协商

通过将基本控制寄存器的重新启动自动协商位置1，可以随时重新启动自动协商。
如果链接随时断开，则自动协商也将重新启动。链路断开是由信号丢失引起的。这可能是由于电缆断裂或链接伙伴传输的信号中断引起的。自动协商将继续，以尝试确定新的链接配置。
如果管理实体通过设置基本控制寄存器的“重新启动自动协商”位来重新启动自动协商，则LAN8742A / LAN8742Ai将通过停止所有发送/接收操作进行响应。一旦在自动协商状态机中完成break_link_-计时器（大约1250 ms），自动协商就会重新开始。在这种情况下，由于缺少接收到的信号，链接伙伴也将断开链接，因此它也会恢复自动协商。

3.2.3 禁止自动协商

通过将基本控制寄存器的自动协商使能位设置为零可以禁用自动协商。然后，设备将强制其运行速度以反映基本控制寄存器中的信息（速度选择位和双工模式位）。启用自动协商后，应忽略这些位。

3.2.4 半双工 与 全双工

半双工操作依赖于CSMA/CD（载波侦听多路访问/冲突检测）协议来处理网络流量和冲突。在这种模式下，载波侦听信号CRS响应发送和接收活动。如果在收发器发送过程中接收到数据，则会发生冲突。
在全双工模式下，收发器能够同时发送和接收数据。在这种模式下，CRS仅响应接收活动。 CSMA/CD协议不适用，并且冲突检测已禁用。

3.3 HP Auto-MDIX支持

HP Auto-MDIX便于使用CAT-3（10BASE-T）或CAT-5（100BASE-TX）介质UTP互连电缆，而无需考虑接口布线方案。如果用户插入直接连接的LAN电缆或交叉跳线，如图3-4所示，则该设备的Auto-MDIX收发器能够为正确的收发器配置TXP / TXN和RXP / RXN引脚操作。
设备的内部逻辑检测连接设备的TX和RX引脚。由于RX和TX线对是可互换的，因此需要特殊的PCB设计注意事项来适应对称的磁性和Auto-MDIX设计的端接。
可以通过特殊控制/状态指示寄存器中的AMDIXCTRL位禁用自动MDIX功能。
注意：在10BASE-T或100BASE-TX手动模式下操作时，可以通过EDPD NLP / Crossover TimeRegister的“扩展手动10/100 Auto-MDIX转换时间”位来扩展Auto-MDIX转换时间。
有关更多信息，请参见第4.2.12节“ EDPD NLP /穿越时间寄存器”。
图3-4：直接电缆连接VS.跨接电缆连接

3.4 MAC接口

3.4.1 RMII

该器件支持旨在在以太网收发器和交换ASIC之间使用的低引脚数精简介质无关接口（RMII）。根据IEEE 802.3，定义了一个由16个引脚组成的MII，用于数据和控制。在包含许多MAC或收发器接口的设备（例如交换机）中，随着端口数量的增加，引脚数量会增加大量成本。 RMII减少了此引脚数，同时保留了与MII相同的管理接口（MDIO / MDC）。
RMII接口具有以下特征：

? 它能够支持10 Mbps和100Mbps数据速率
? 单个时钟参考用于发送和接收
? 它提供独立的2位（双位）宽的发送和接收数据路径
? 它使用LVCMOS信号电平，与常见的数字CMOS ASIC工艺兼容

RMII包括以下接口信号（1个可选）：

? 发送数据-TXD [1:0]
? 发送选通脉冲-TXEN
? 接收数据-RXD[1:0]
? 接收错误-RXER（可选）
? 载波侦听-CRS_DV
? 参考时钟-（RMII参考通常将此信号定义为REF_CLK）

注：可以通过唤醒控制和状态寄存器（WUCSR）的接口禁用位禁用RMII接口（将输出驱动为低电平）。

3.4.1.1 CRS_DV-载波侦听/接收数据有效

当接收介质为非空闲时，设备会声明CRS_DV。由于与操作模式相关的标准，在检测到载波时会异步声明CRS_DV。在通过静噪的10BASE-T模式下，或在检测到10位中的2个非连续零时，在100BASE-TX模式下，则认为检测到了载波。
载波的丢失将导致与RS_CLK周期同步的CRS_DV的取消置位，该周期将半字节的第一个di位呈现到RXD [1:0]上（即CRS_DV仅在半字节边界上置为无效）。如果在初始取消激活CRS_DV后，设备还有其他位要在RXD [1:0]上显示，则设备应在REF_CLK的周期上断言CRS_DV，该周期提供每个半字节的第二个二比特，并在周期上断言CRS_DV REF_CLK的位，代表半字节的第一位。结果是，从半字节边界开始，当CRS在RXDV之前结束时，CRS_DV在100 Mbps模式下以25 MHz切换，在10 Mbps模式下以2.5 MHz切换（即，载波事件结束时FIFO仍然有要传输的位）。因此，MAC可以准确地恢复RXDV和CRS。
在错误的载波事件期间，CRS_DV将在载波活动期间保持有效。一旦CRS_DV被声明，RXD [1:0]上的数据就被认为是有效的。但是，由于CRS_DV的声明相对于REF_CLK是异步的，因此RXD [1:0]上的数据应为“ 00”，直到发生正确的接收信号解码为止。

3.4.1.2 参考时钟（REF_CLK）

RMII REF_CLK是一个连续时钟，为CRS_DV，RXD [1:0]，TXEN，TXD [1:0]和RXER提供时序参考。该设备使用REF_CLK作为网络时钟，因此在发送数据路径上不需要缓冲。
但是，在接收数据路径上，接收器从传入的数据流中恢复时钟，并且设备使用弹性缓冲来适应恢复的时钟与本地REF_CLK之间的差异。

3.5 串行管理接口（SMI）

串行管理接口用于控制设备并获取其状态。该接口支持802.3标准第22条所要求的寄存器0至6，以及规范所允许的“供应商专用”寄存器16至31。设备寄存器在第4章“寄存器描述”中有详细介绍。
在系统级别，SMI提供2个信号：MDIO和MDC。 MDC信号是站管理控制器（SMC）提供的非周期性时钟。 MDIO是双向数据SMI输入/输出信号，它从控制器SMC接收串行数据（命令），并将串行数据（状态）发送到SMC。 MDC边缘之间的最短时间为160 ns。边缘之间没有最大时间。最小周期时间（两个连续的上升沿或两个连续的下降沿之间的时间）为400 ns。这些适度的时序要求使该接口可以由微控制器的I / O端口轻松驱动。
MDIO线上的数据锁存在MDC的上升沿。数据的帧结构和时序如图3-5和图3-6所示。第5.6.5节“ SMI时序”中进一步描述了MDIO信号的时序关系。
图3-5 MDIO时序和框架结构-读取周期

图3-6 MDIO时序和框架结构-写周期

3.6 中断管理

设备管理接口支持的中断功能不是IEEE 802.3规范的一部分。每当中断屏蔽寄存器检测到某些事件时，此中断功能就会在nINT输出上生成一个低电平有效的异步中断信号。
可以选择nINT信号在三个不同的引脚上输出：
?nINT / REFCLKO
（有关配置信息，请参见第3.7.4节，“ nINTSEL：nINT / REFCLKO配置”）
?LED1
（有关配置信息，请参见第3.8.1节“ LED”）
?LED2
（请参阅第3.8.1节“ LED” “”以获取配置信息）

设备的中断系统提供两种模式，主中断模式和备用中断模式。当相应的屏蔽位被置1时，两个系统都将nINT引脚置为低电平。这些模式的不同之处仅在于它们使nINT中断输出无效的方式。以下小节将详细介绍这些模式。
注意：上电或硬复位后，主中断模式是默认的中断模式。备用中断模式需要在上电或硬复位后进行设置。
注意：除了本节所述的主要中断外，nPME引脚还专门用于WoL特定中断。有关nPME的更多信息，请参见第3.8.4节“ LAN唤醒（WoL）”。

3.6.1 主中断系统

主中断系统是默认的中断模式（模式控制/状态寄存器的ALTINT位为“ 0”）。上电或硬复位后总是选择主中断系统。在这种模式下，要设置一个中断，请在中断屏蔽寄存器中设置相应的屏蔽位（见表3-2）。然后，当要声明nINT的事件为true时，将声明nINT输出。当取消激活nINT的对应事件为true时，则将取消激活nINT。
表3-2 中断管理表

掩码	中断源标志		中断源		断言nINT的事件	取消断言nINT的事件
30.8	29.8	WoL	3.32784.7:4	nPME	Rising 3.32784.7:4 or’ed together	3.32784.7:4或合在一起为低电平或读取寄存器29
30.7	29.7	ENERGYON	17.1	ENERGYON	上升17.1（请参阅注1）	下降17.1或读取寄存器29
30.6	29.6	Auto-Negotiation Complete 自动协商完成	1.5	Auto-Negotiation Complete 自动协商完成	上升1.5	下降1.5或读取寄存器29
30.5	29.5	Remote Fault Detected 检测到远程故障	1.4	Remote Fault 远程故障	上升1.4	下降1.4，或读取寄存器1或读取寄存器29
30.4	29.4	Link Down 友情链接	1.2	Link Status 连结状态	下降1.2	读取寄存器1或读取寄存器29
30.3	29.3	自动协商LP确认	5.14	Acknowledge 确认	上升5.14	下降5.14或读取寄存器29
30.2	29.2	Parallel Detection Fault 并行检测故障	6.4	Parallel Detection Fault 并行检测故障	上升6.4	下降6.4或读取寄存器6，或读取寄存器29，或自动协商或链接断开
30.1	29.1	Auto-Negotiation Page Received 收到自动协商页面	6.1	Page Received 收到页面	上升6.1	下降6.1或读取寄存器6，或读取寄存器29，或自动协商或链接断开。

注1：如果在ENERGYON仍然为高电平时启用了屏蔽位并且nINT被取消置位，则在拔下电缆时，在ENERGYON变低之后大约一秒钟，nINT会声明256 ms。为了防止意外地声明nINT，应始终将ENERGYON中断掩码清除为ENERGYON中断服务程序的一部分。
注 ：在信号采集过程开始时，模式控制/状态寄存器中的ENERGYON位默认为1，因此，上电时中断屏蔽寄存器中的INT7位也将读为1。如果没有信号，则ENERGYON和INT7都将在几毫秒内清除。

3.6.2 备用中断系统

通过将模式控制/状态寄存器的ALTINT位置1，可以使能备用中断系统。在这种模式下，要设置一个中断，请设置屏蔽寄存器30中相应的位（见表3-3）。要清除中断，请清除中断屏蔽寄存器中的相应位以使nINT输出无??效，或者清除中断源，并将“ 1”写入相应的中断源标志。向中断源标志写入“ 1”将使状态机检查中断源，以确定中断源标志是否应清除或保持为“ 1”。如果要置为无效的条件为真，则清除中断源标志，同时也置低nINT。如果要置为无效的条件为假，则中断源标志保持置1，并且nINT保持置位。
例如，将中断屏蔽寄存器中的INT7位置1将使能ENERGYON中断。插入电缆后，模式控制/状态寄存器中的ENERGYON位将变为活动状态，并且nINT将被置为低电平。要使nINT中断输出无效，可以通过拔下电缆来清除模式控制/状态寄存器中的ENERGYON位，然后将1写入中断屏蔽寄存器中的INT7位，或者清除INT7屏蔽（寄存器的第7位）。中断屏蔽寄存器）。
表3-3 交替中断系统管理表

掩码	中断源标志		中断源		断言nINT的事件	取消断言的条件	位清零nINT
30.8	29.8	WoL 远程唤醒	3.32784.7:4	nPME	Rising 3.32784.7:4 or’ed	3.32784.7:4 全部低	29.8
30.7	29.7	ENERGYON	17.1	ENERGYON	上升17.1	17.1低	29.7
30.6	29.6	Auto-Negotiation Complete 自动协商完成	1.5	Auto-Negotiation Complete 自动协商完成	上升1.5	1.5低	29.6
30.5	29.5	Remote Fault Detected	1.4	Remote Fault	上升1.4	1.4低	29.5
30.4	29.4	Link Down 友情链接	1.2	Link Status 连结状态	下降1.2	1.2高	29.4
30.3	29.3	Auto-Negotiation LP Acknowledge 自动协商LP确认	5.14	Acknowledge 确认	上升5.14	5.14低	29.3
30.2	29.2	Parallel Detection Fault 并行检测故障	6.4	Parallel Detection Fault 并行检测故障	上升6.4	6.4低	29.2
30.1	29.1	Auto-Negotiation Page Received 收到自动协商页面	6.1	Page Received 收到页面	上升6.1	6.1低	29.1

注意 ：在信号采集过程开始时，模式控制/状态寄存器中的ENERGYON位默认为1，因此，上电时中断屏蔽寄存器中的INT7位也将读为1。如果没有信号，则ENERGYON和INT7都将在几毫秒内清除。

3.7 配置表带

配置带可将设备的各种功能自动配置为用户定义的值。配置带在上电复位（POR）和引脚复位（nRST）时被锁存。配置带包括内部电阻器，以防止未连接时信号浮动。如果将特定的配置带连接到负载，则应使用外部上拉或下拉电阻来增加内部电阻，以确保在锁存之前达到所需的电压电平。也可以通过添加外部电阻器来覆盖内部电阻器。

注意 ：系统设计人员必须保证配置带状引脚满足第5.6.3节“上电nRST和配置带状时序”中指定的时序要求。如果在闩锁之前配置皮带针没有处于正确的电压电平，则设备可能会捕获错误的皮带值。

注意 ：当从外部将配置带子拉高时，该带子应与VDDIO相连，除了REGOFF和nINTSEL应与VDD2A相连

3.7.1 PHYAD [0]:PHY地址配置

将PHYAD0位驱动为高电平或低电平，以为每个PHY提供唯一的地址。在硬件复位结束时（默认= 0b），该地址被锁存到内部寄存器中。在多PHY应用程序（例如转发器）中，控制器能够通过唯一地址管理每个PHY。每个PHY会在每个管理数据帧中检查相关位中的匹配地址。识别到匹配后，PHY会响应该特定帧。 PHY地址还用于为加扰器提供种子。在多PHY应用中，这可确保加扰器不同步，并在整个频谱上分散电磁辐射。
可以使用硬件配置将设备的SMI地址配置为0或1。如果需要的地址大于1，则用户可以使用“软件配置”配置PHY地址。可以使用特殊模式寄存器的PHYAD位写入PHY地址（在某个地址建立SMI通信之后）。
PHYAD0硬件配置带与RXER引脚复用。

3.7.2 MODE [2:0]:模式配置

**MODE [2:0]配置带控制10/100数字模块的配置。当nRST引脚置为无效时，将根据MODE [2:0]配置带加载寄存器位的值。然后通过寄存器位值配置10/100数字模块。当通过基本控制寄存器的软复位位进行软复位时，10/100数字模块的配置由寄存器位值控制，而MODE [2:0]**配置段不起作用。
可以使用表3-4中汇总的硬件配置带来配置设备的模式。用户可以通过写入SMI寄存器来配置收发器模式。
表3-4：MODE [2:0]总线

MODE[2:0]	模式定义	默认寄存器位值
		寄存器0	寄存器4
		[13,12,10,8]	[8,7,6,5]
000	10BASE-T半双工。自动协商已禁用。	0000	N/A
001	10BASE-T全双工。自动协商已禁用。	0001	N/A
010	100BASE-TX半双工。自动协商已禁用。 在发送和接收期间，CRS处于活动状态。	1000	N/A
011	100BASE-TX全双工。自动协商已禁用。 接收期间CRS处于活动状态。	1001	N/A
100	广告100BASE-TX Half Duplex。启用自动协商。 在发送和接收期间，CRS处于活动状态。	1100	0100
101	中继器模式。启用自动协商。 广告100BASE-TX Half Duplex。 接收期间CRS处于活动状态。	1100	0100
110	掉电模式。在此模式下，收发器将在掉电模式下唤醒。当MODE [2：0]位设置为该模式时，不能使用收发器。要退出该模式，必须将寄存器18.7:5中的MODE位（见第4.2.14节“特殊模式寄存器”）配置为其他某个值，并且必须发出软复位。	N/A	N/A
111	全能。启用自动协商。	X10X	1111

MODE [2:0]硬件配置引脚与其他信号复用，如表3-5所示。
表3-5：模式位的引脚名称

MODE位	引脚名称
模式[0]	RXD0/MODE0
模式[1]	RXD1/MODE1
模式[2]	CRS_DV/MODE2

3.7.3 REGOFF：内部+1.2 V稳压器配置

结合flexPWR技术可禁用内部+1.2 V稳压器。当稳压器禁用时，必须向VDDCR引脚提供一个外部+1.2 V电源。禁用内部+1.2 V稳压器可以降低系统总功率，因为??可以使用效率更高的外部开关稳压器（相对于内部线性稳压器）为收发器电路提供+1.2V。

注意 ：由于REGOFF配置带与LED1引脚共享功能，因此还必须适当考虑LED的极性。有关REGOFF和LED1极性之间关系的更多信息，请参见第3.8.1节“ LED”。

3.7.3.1 禁用内部+1.2 V稳压器

要禁用+1.2 V内部稳压器，应在REGOFF配置带和VDD2A之间连接一个上拉式绑带电阻。上电时，在VDDIO和VDD2A都在规格范围内后，收发器将对REGOFF进行采样以确定内部稳压器是否应开启。如果以高于VIH的电压对引脚进行采样，则内部稳压器将被禁用，并且系统必须向VDDCR引脚提供+1.2 V的电压。在将电压施加到VDDCR之前，VDDIO电压必须至少为工作电压电平的80％（1.8 V工作时为1.44 V，2.5 V工作时为2.0 V，3.3 V工作时为2.64 V）。如第3.7.3.2节所述，当REGOFF悬空或连接至VSS时，内部稳压器使能，并且无需系统向VDDCR引脚提供+1.2 V的电压。

3.7.3.2 启用内部+ 1.2V稳压器

VDDCR的+1.2 V由片上稳压器提供，除非使用REGOFF配置带将收发器配置为稳压器关闭模式，如第3.7.3.1节所述。默认情况下，当REGOFF悬空时（由于内部下拉电阻），内部+1.2 V稳压器被使能。上电期间，如果在VIL以下采样到REGOFF，则内部+1.2 V稳压器将打开并使用VDD2A引脚供电。

3.7.4 nINTSEL：nINT / REFCLKO配置

nINTSEL配置表带用于在两种可用模式之一之间进行选择：REF_CLK输入模式（nINT）和REF_CLK输出模式。配置模式决定了nINT / REFCLKO引脚的功能。 nINTSEL配置带锁定在POR和nRST的上升沿。默认情况下，通过内部上拉电阻将nINTSEL配置为nINT模式。
表3-6：nINTSEL配置

表带值	模式	REF_CLK说明
nINTSEL = 0	REF_CLK输出模式	nINT / REFCLKO是REF_CLK的源。
nINTSEL = 1	REF_CLK输入模式	nINT / REFCLKO是低电平有效的中断输出。 REF_CLK来自外部，必须在XTAL1 / CLKIN引脚上驱动。

RMII REF_CLK是一个连续时钟，为CRS_DV，RXD [1：0]，TXEN，TXD [1：0]和RXER提供时序参考。该设备使用REF_CLK作为网络时钟，因此在发送数据路径上不需要缓冲。
但是，在接收数据路径上，接收器从输入数据流中恢复时钟。该器件使用弹性缓冲来适应恢复的时钟和本地REF_CLK之间的差异。

在REF_CLK输入模式下，XTAL1/CLKIN引脚驱动50 MHz REF_CLK。这是使用RMII时的传统系统配置，请参见第3.7.4.1节。当配置为REF_CLK输出模式时，器件生成50 MHz RMII REF_CLK，并且nINT中断不可用。 REF_CLK输出模式允许将低成本的25 MHz晶振用作REF_CLK的参考。这种配置可以降低系统成本，请参见第3.7.4.2节。
注意 ：因为nINTSEL配置带与LED2引脚共享功能，所以还必须适当考虑LED的极性。有关nINTSEL和LED2极性之间关系的更多信息，请参见第3.8.1.6节“nINTSEL和LED2极性选择”。

3.7.4.1 REF_CLK输入模式

在REF_CLK输入模式下，XTAL1/CLKIN引脚驱动50 MHz REF_CLK。使用该模式时，必须在器件外部提供用于REF_CLK的50 MHz源。如图3-7所示，时钟同时驱动到MAC和PHY。
图3-7：外部50 MHZ时钟源REF_CLK

3.7.4.2 REF_CLK输出模式

为了降低BOM成本，该器件具有从低成本25 MHz基本晶体生成RMII REF_CLK信号的功能。与通常需要50 MHz的第三泛音晶体相比，这种类型的晶体便宜。 MAC必须能够与外部时钟一起使用，才能利用此功能，如图3-8所示。
为了优化封装尺寸和成本，REFCLKO引脚与nINT引脚复用。在REF_CLK输出模式下，禁用nINT功能以适应REFCLKO作为MAC的50 MHz时钟的使用。
注意：REF_CLK输出模式不属于RMII规范。为了确保系统正常运行，必须对MAC和LAN8742A / LAN8742Ai进行时序分析。
注意：在REF_CLK输出模式下，当器件处于能量检测掉电模式或常规掉电模式时，REFCLKO将不会输出。

图3-8：从25 MHZ晶体中获取REF_CLK

在某些系统架构中，可以使用25 MHz的时钟源。该器件可用于为MAC生成REF_CLK，如图3-9所示。重要的是要注意，在此特定示例中，只能使用25 MHz的时钟（时钟不能为50 MHz）。与25 MHz晶振模式相似，nINT功能被禁用。

图3-9：从外部25 MHZ源获得REF_CLK

3.8 其他功能

3.8.1 LEDS

提供两个LED信号作为指示收发器工作模式的便捷方式，或用作nINT或nPME信号。 LED1和LED2引脚功能可分别通过唤醒控制和状态寄存器（WUCSR）的LED1功能选择和LED2功能选择位进行配置。如第3.8.1.5节“ REGOFF和LED1极性选择”和第3.8.1.6节“ nINTSEL和LED2极性选择”所述，当用作LED指示器时，LED信号为高电平有效或低电平有效。有关nINT的更多信息，请参见第3.6节“中断管理”。有关nPME的更多信息，请参见第3.8.4节“ LAN唤醒（WoL）”。
在默认的“链接/活动”模式下配置时，只要设备检测到有效链接，LED1输出就会驱动为活动状态，而当CRS处于活动状态（高）指示活动时，LED1输出会闪烁。
在默认的链接速度模式下配置时，当操作速度为100 Mbps时，LED2输出被驱动为激活状态。当工作速度为10 Mbps或线路隔离期间，此LED指示灯将熄灭。
注意：将LED1和LED2引脚拉高时，它们必须与VDD2A而非VDDIO相连。

3.8.1.1 禁用内部稳压器时，LED1/nINT/nPME的使用（REGOFF高）

复位期间LED1/nINT/nPME/REGOFF引脚为高电平时，内部稳压器被禁用。取消置位复位后，此引脚将首先用作LED1（链接活动）。配置后，它可以用作nINT或nPME。图3-10说明了在内部稳压器禁用的情况下将LED1引脚编程为nINT或nPME所需的步骤。
在这种配置中，有可能将一个LED连接到该引脚，而在WoL状态下它充当nINT或nPME。由于打开LED的极性为低电平有效，因此在等待WoL事件时，链接活动LED将不会点亮。
注意：有关REGOFF配置带的更多信息，请参见第3.7.3节“ REGOFF：内部+1.2 V稳压器配置”。
图3-10：禁用内部稳压器的LED1/nINT/nPME/REGOFF

3.8.1.2 启用内部稳压器时，LED1/nINT/nPME的使用（REGOFF为低电平）

复位期间LED1/nINT/ nPME/REGOFF引脚为低电平时，内部稳压器使能。取消置位复位后，此引脚将首先用作LED1（链接活动）。配置后，它可以用作nINT或nPME。图3-11说明了在使能内部稳压器的情况下将LED1引脚编程为nINT或nPME所需的步骤。
在这种配置下，建议不要将LED连接到该引脚。由于该引脚为高电平有效，因此在等待WoL事件时，LED将点亮。
注意：有关REGOFF配置带的更多信息，请参见第3.7.3节“ REGOFF：内部+1.2 V稳压器配置”。
图3-11：启用内部稳压器的LED1/nINT/nPME/REGOFF

3.8.1.3 启用nINTSEL的LED2/nINT/nPME使用

当复位期间LED2 / nINT / nPME / nINTSEL引脚为高电平时，nINT / REFCLKO引脚被配置为用作nINT。
取消置位复位后，此引脚将首先用作LED2（链接速度）。配置后，它可以用作nPME。尽管这可以复制nINT / REFCLKO引脚的功能，但也可以将LED2配置为nINT。图3-12说明了将LED2引脚编程为nINTSEL或nPME并启用nINTSEL所需的步骤。
在这种配置中，有可能将LED连接到该引脚，而在WoL状态下该LED用作nINT或nPME。由于点亮LED的极性处于低电平有效状态，因此在等待WoL事件时，链接速度LED不会点亮。
为了提供更大的灵活性，可以通过将11b写入唤醒控制和状态寄存器（WUCSR）的LED2功能选择字段来将LED2重新配置为链接活动。当LED1无法配置为链接活动时，这允许LED2充当链接活动。可以使用GPIO在微控制器上轻松实现链接速度。
注意：有关nINTSEL配置带的更多信息，请参见第3.7.4节“ nINTSEL：nINT / REFCLKO配置”。
图3-12：使能了nINTSEL的LED2 / nINT / nPME

3.8.1.4 禁用nINTSEL的LED2 / nINT / nPME使用

当复位期间LED2 / nINT / nPME / nINTSEL引脚为低电平时，nINT / REFCLKO引脚被配置为用作REFCLKO。
复位无效后，该引脚将首先用作LED2。配置后，它可以用作nINT或nPME。图3-13说明了在禁用nINTSEL的情况下将LED2引脚编程为nINT或nPME所需的步骤。
在这种配置下，不建议将LED连接到该引脚。由于该引脚为高电平有效，因此在等待WoL事件时，LED将点亮。

图3-13：禁用nINTSEL的LED2 / nINT / nPME

3.8.1.5 REGOFF和LED1极性选择

REGOFF配置带与LED1引脚共享。 LED1输出将根据外部上拉电阻的存在自动改变极性。如果通过外部上拉电阻将LED1引脚拉高至VDD2A，以为REGOFF选择逻辑高电平，则LED1输出将为低电平有效。如果通过内部下拉电阻将LED1引脚拉低以为REGOFF选择逻辑低电平，则LED1输出将为高电平有效输出。图3-14详细说明了每种REGOFF配置的LED1极性。
图3-14：LED1 / REGOFF极性配置

注意：有关REGOFF配置带的更多信息，请参见第3.7.3节“ REGOFF：内部+1.2 V稳压器配置”。

3.8.1.6 nINTSEL和LED2极性选择

nINTSEL配置带与LED2引脚共享。 LED2输出将根据外部下拉电阻的存在自动改变极性。如果将LED2引脚上拉至VDD2A以为nINTSEL选择逻辑高电平，则LED2输出将为低电平有效。如果通过外部下拉电阻将LED2引脚拉低以为nINTSEL选择逻辑低电平，则LED2输出将为高电平有效输出。图3-15详细说明了每种nINTSEL配置的LED2极性。
图3-15：LED2 / nINTSEL极性配置

注意：有关nINTSEL配置带的更多信息，请参见第3.7.4节“ nINTSEL：nINT / REFCLKO配置”。

3.8.2 可变电压I / O

该设备的数字I / O引脚是可变电压的，因此可以利用缩小技术中的低功耗优势。这些引脚可以在+1.8 V至+3.3 V的低I / O电压下工作。施加的I / O电压必须保持其值具有±10％的容差。在收发器完成加电复位后，升高或降低电压会导致收发器操作错误。有关更多信息，请参见第5章，“操作特性”。
注意 ：在设备上电之前，请勿将输入信号驱动为高电平。

3.8.3 掉电模式

器件有两种掉电模式：常规掉电模式和能量检测掉电模式。这些模式在以下小节中介绍。

3.8.3.1 常规掉电

掉电模式通过基本控制寄存器的掉电位控制。在此模式下，只要掉电位为“ 1”，整个收发器（管理接口除外）都将掉电并保持在该模式。当掉电位清零时，收发器上电并自动复位。
注意：在REF_CLK输出模式下，当器件处于通用掉电模式时，REFCLKO将不会输出。

3.8.3.2 能量检测掉电（EDPD）

通过将模式控制/状态寄存器的EDPWRDOWN位置1可激活该省电模式。在这种模式下，当线路上没有能量时，收发器将掉电（管理接口，SQUELCH电路和ENERGYON逻辑除外）。 ENERGYON逻辑用于检测来自100BASE-TX，10BASE-T或自动协商信号的有效能量的存在。
在此模式下，当模式控制/状态寄存器的ENERGYON位为低时，收发器掉电且不发送任何内容。当通过链接脉冲或数据包接收到能量时，ENERGYON位变高，收发器上电。如果在中断屏蔽寄存器中启用了ENERGYON中断，则器件会自动复位为掉电之前的状态，并断言nINT中断。可能会丢失用于激活ENERGYON的第一个和第二个数据包。
当模式控制/状态寄存器的EDPWRDOWN位为低时，能量检测掉电被禁用。
在EDPD模式下，可以修改设备的NLP特性。可以将设备配置为通过EDPD NLP /交叉时间寄存器的EDPD TX NLP使能位来发送EDPD中的NLP。使能后，可通过EDPD NLP /交叉时间寄存器的EDPD TX NLP间隔定时器选择字段配置TX NLP时间间隔。
在EDPD模式下，该设备还可以配置为在接收一个或两个NLP时唤醒。将EDPD NLP /交叉时间寄存器的EDPD RX单个NLP唤醒使能位置1将使设备在接收到单个NLP时唤醒。如果EDPD RX单个NLP唤醒使能位被清除，则可通过EDPD NLP / Crossover TimeRegister的EDPD RX NLP最大间隔检测选择字段来配置检测两个NLP从EDPD唤醒的接收的最大间隔。
注意：在REF_CLK输出模式下，当器件处于能量检测掉电模式时，REFCLKO将不会输出。

3.8.4 局域网唤醒（WOL）

该设备支持完美DA，广播，魔术包和唤醒帧的PHY层WoL事件检测。可以将WoL检测配置为断言nINT中断引脚或nPME引脚，从而为处于睡眠模式的系统在发生WoL事件时返回工作状态提供一种机制。在将以太网MAC集成到SoC的设计中，此功能对于解决主SoC的不必要唤醒特别有用。
可以通过Perfect DA Wakeup Enable（PFDA_EN），Broadcast Wakeup Enable（BCST_EN），Magic Packet Enable（MPEN）和Wakeup Frame Enable分别启用每种受支持的唤醒事件（Perfect DA，Broadcast，Magic Packet或Wakeup帧）。唤醒控制和状态寄存器（WUCSR）的（WUEN）位。
提供了两种向外部设备指示WoL事件的方法：nINT和nPME。
通过设置中断屏蔽寄存器的第8位（WoL），nINT引脚可用于指示WoL中断事件。一旦使能，任何与唤醒控制和状态寄存器（WUCSR）中配置的条件相匹配的接收数据包将断言nINT，直到清除中断为止。当使用nINT指示WoL中断时，可以通过中断屏蔽寄存器配置该引脚与其他非WoL中断事件共享。等待WoL事件发生时，可能会触发其他中断。为避免这种情况，所有其他中断应由系统软件屏蔽，或者可以使用备用的nPME引脚。有关其他nINT信息，请参见第3.6节“中断管理”。
或者，nPME引脚可用于独立指示WoL中断事件。可以将nPME信号配置为在以下任意引脚上输出：

? LED1 / nINT / nPME / nREGOFF
? LED2 / nINT / nPME / nINTSEL

通过配置LED1功能选择或LED2功能选择，可以将LED1 / nINT / nPME / nREGOFF或LED2 / nINT / nPME / nINTSEL引脚配置为nPME。唤醒控制和状态寄存器（WUCSR）的位分别设置为10b.nPME引脚使能后，任何与唤醒控制和状态寄存器（WUCSR）中配置的条件匹配的接收数据包将声明nPME，直到WUCSR位7：4被系统软件清除。
但是，在某些应用中，可能需要nPME自清除。当唤醒控制和状态寄存器（WUCSR）的nPME自清除位被置1时，nPME引脚将在杂项配置寄存器（MCFGR）中配置的时间后清除。
在发生WoL事件时，可以通过检查接收到的完美DA帧（PFDA_FR），接收到的广播帧（BCAST_FR），接收到的魔术包（MPR）和接收到远程唤醒帧（WUFR）状态来获得事件源的进一步解决方案唤醒控制和状态寄存器（WUCSR）中的位。
唤醒控制和状态寄存器（WUCSR）还提供了WoL配置位，可以在配置所有WoL寄存器后由软件将其设置。由于所有与WoL相关的寄存器均不受软件复位的影响，因此软件可以轮询WoL已配置位以确保所有WoL寄存器均已完成配置。这允许软件在重启后由于WoL事件而跳过WoL寄存器的重新编程。
以下小节详细介绍了每种WoL事件类型。有关主系统中断的更多信息，请参见第3.6节“中断管理”。

3.8.4.1 完美的DA（目标地址）检测

启用后，当目标地址与存储在MAC接收地址A寄存器（RX_ADDRA），MAC接收地址B寄存器（RX_ADDRB）和MAC中的地址匹配的帧时，完美DA检测模式允许触发nINT或nPME引脚接收地址C寄存器（RX_ADDRC）被接收。帧还必须通过FCS和数据包长度检查。
例如，主机系统必须执行以下步骤，以使设备能够在检测到Perfect DA WoL事件时断言nINT：

1.在MAC接收地址A寄存器（RX_ADDRA），MAC接收地址B寄存器（RX_ADDRB）和MAC接收地址C寄存器（RX_ADDRC）中设置所需的MAC地址，以引起唤醒事件。
2.将唤醒控制和状态寄存器（WUCSR）的Perfect DA Wakeup Enable（PFDA_EN）位置1以启用Perfect DA检测。
3.设置中断屏蔽寄存器中的第8位（WoL事件指示符）以使WoL事件触发nINT中断引脚的置位。

触发匹配后，nINT中断引脚将置为有效，中断源标志寄存器的第8位将被置位，唤醒控制和状态寄存器（WUCSR）的已接收完美DA帧（PFDA_FR）位将被置位。
注意：另外，LED1 / nINT / nPME或LED2 / nINT / nPME引脚可用于指示WoL事件。有关更多信息，请参见第3.8.4节“ LAN唤醒（WoL）”。

3.8.4.2 广播检测

启用后，当接收到目标地址值为FF FF FF FF FF FF的帧时，广播检测模式允许触发nINT或nPME引脚。帧还必须通过FCS和数据包长度检查。
例如，主机系统必须执行以下步骤，以使设备能够在检测到广播WoL事件时断言nINT：

1.将唤醒控制和状态寄存器（WUCSR）的广播唤醒使能（BCST_EN）位置1，以启用广播检测。
2.将中断屏蔽寄存器中的第8位（WoL事件指示器）置1，以使WoL事件触发nINT中断引脚的置位。

触发匹配后，nINT中断引脚将置为有效，中断源标志寄存器的第8位将被置位，唤醒控制和状态寄存器（WUCSR）的已接收广播帧（BCAST_FR）位将被置位。
注意：另外，LED1 / nINT / nPME或LED2 / nINT / nPME引脚可用于指示WoL事件。有关更多信息，请参见第3.8.4节“ LAN唤醒（WoL）”。

3.8.4.3 魔术包检测

启用后，魔术包检测模式允许在接收到魔术包帧时触发nINT或nPME引脚。魔术包是发送到设备的帧-可以是单播到编程地址，也可以是广播-它在目标和源地址字段后包含模式48’h FF_FF_FF_FF_FF_FF，后跟16个重复的所需MAC地址（已加载）不会中断或中断到MAC接收地址A寄存器（RX_ADDRA），MAC接收地址B寄存器（RX_ADDRB）和MAC接收地址C寄存器（RX_ADDRC）中。万一16个地址重复中断，逻辑将在传入帧中再次扫描48小时h FF_FF_FF_FF_FF_FF模式。这16次重复可能在帧中的任何位置，但必须在同步流之前。帧还必须通过FCS检查和数据包长度检查。
例如，如果所需地址为00h 11h 22h 33h 44h 55h，则逻辑将在以太网帧中扫描以下数据序列：
目的地址源地址… FF FF FF FF FF FF
00 11 22 33 44 55 00 11 22 33 44 55 00 11 22 33 44 55 00 11 22 33 44 55
00 11 22 33 44 55 00 11 22 33 44 55 00 11 22 33 44 55 00 11 22 33 44 55
00 11 22 33 44 55 00 11 22 33 44 55 00 11 22 33 44 55 00 11 22 33 44 55
00 11 22 33 44 55 00 11 22 33 44 55 00 11 22 33 44 55 00 11 22 33 44 55
…FCS
例如，主机系统必须执行以下步骤，以使设备能够在检测到Magic Packet WoL事件时断言nINT：

1.在MAC接收地址A寄存器（RX_ADDRA），MAC接收地址B寄存器（RX_ADDRB）和MAC接收地址C寄存器（RX_ADDRC）中设置所需的MAC地址，以引起唤醒事件。
2.将唤醒控制和状态寄存器（WUCSR）的魔术包使能（MPEN）位置1，以启用魔术包检测。
3.设置中断屏蔽寄存器中的第8位（WoL事件指示符）以使WoL事件触发nINT中断引脚的置位。 触发匹配时，nINT中断引脚将置为有效，中断源标志寄存器的第8位将被置1，唤醒控制和状态寄存器（WUCSR）的已接收魔术包（MPR）位将被置1。

注意：另外，LED1 / nINT / nPME或LED2 / nINT / nPME引脚可用于指示WoL事件。有关更多信息，请参见第3.8.4节“ LAN唤醒（WoL）”。

3.8.4.4 唤醒帧检测

使能后，唤醒帧检测模式允许在收到预编程的唤醒帧时触发nINT或nPME引脚。唤醒帧检测为系统设计人员提供了一种方法，可通过可编程的唤醒帧过滤器检测数据包中的自定义模式。该过滤器具有一个128位的字节掩码，该掩码指示检测逻辑应比较帧的哪些字节。在这些字节上计算出CRC-16。然后将结果与过滤器的CRC-16进行比较，以确定是否存在匹配项。接收到唤醒模式后，唤醒控制和状态寄存器（WUCSR）的“接收远程唤醒帧（WUFR）”位置1。
如果启用，过滤器还可以在帧的目标地址和MAC接收地址A寄存器（RX_ADDRA），MAC接收地址B寄存器（RX_ADDRB）和MAC接收地址C寄存器（RX_ADDRC）中指定的地址之间进行比较。指定的地址可以是单播或组播。如果启用了地址匹配，则仅编程的单播或多播地址将被视为匹配。可以分别启用非特定的多播地址和广播地址。地址匹配结果在逻辑上为“或”（即特定地址匹配结果或任何多播结果或广播结果）。
通过配置唤醒过滤器配置寄存器A（WUF_CFGA）来确定是否启用过滤器以及是否检查了目标地址。在启用过滤器之前，应用程序必须为检测逻辑提供样本帧和相应的字节掩码。通过写入唤醒过滤器配置寄存器A（WUF_CFGA），唤醒过滤器配置寄存器B（WUF_CFGB）和唤醒过滤器字节掩码寄存器（WUF_MASK）来提供此信息。帧内的起始偏移量和滤波器的预期CRC-16，分别由“滤波器模式偏移”和“滤波器CRC-16”字段确定。
如果启用了远程唤醒模式，则远程唤醒功能会通过过滤器检查每个帧，并在通过过滤器的地址过滤和CRC值匹配时将该帧识别为远程唤醒帧。
模式偏移量定义了应该在帧中检查的第一个字节的位置。字节掩码是一个128位的字段，用于指定是否应检查帧中从模式偏移开始的128个连续字节中的每个字节。如果设置了字节掩码中的位j，则检测逻辑将检查帧中的字节（模式偏移+ j），否则将忽略字节（模式偏移+ j）。
CRC-16检查过程完成后，将使用模式偏移量和字节掩码计算出的CRC-16与与过滤器关联的预期CRC-16值进行比较。如果发生匹配，则发出远程唤醒事件信号。
帧还必须通过FCS检查和数据包长度检查。
表3-7列出了产生唤醒事件的情况。所有其他情况都不会产生唤醒事件。

过滤器已启用	帧类型	CRC匹配	地址匹配已启用	任何启用了MCAST的	启用BCAST	帧地址匹配
Yes	单播	Yes	No	X	X	X
Yes	单播	Yes	Yes	X	X	Yes
Yes	多播	Yes	X	Yes	X	X
Yes	多播	Yes	Yes	No	X	Yes
Yes	广播	Yes	X	X	Yes	X

例如，主机系统必须执行以下步骤，以使设备能够在检测到唤醒帧WoL事件时断言nINT：
声明模式：
1.更新唤醒过滤器字节掩码寄存器（WUF_MASK）以指示要匹配的有效字节。
2.离线计算有效字节的CRC-16值，并更新唤醒过滤器配置寄存器B（WUF_CFGB）。 CRC-16计算如下：
在帧的开始，以值FFFFh初始化CRC-16。当模式偏移量和掩码指示接收的字节是校验和计算的一部分时，将更新CRC-16。当时使用以下算法更新CRC-16：
让：
^表示互斥或运算符。
数据[7:0]是要包含在校验和中的接收数据字节。
CRC [15:0]包含计算出的CRC-16校验和。
F0…F7是中间结果，当确定数据字节为CRC-16的一部分时计算得出。

计算:
F0 = CRC[15] ^ Data[0]
F1 = CRC[14] ^ F0 ^ Data[1]
F2 = CRC[13] ^ F1 ^ Data[2]
F3 = CRC[12] ^ F2 ^ Data[3]
F4 = CRC[11] ^ F3 ^ Data[4]
F5 = CRC[10] ^ F4 ^ Data[5]
F6 = CRC[09] ^ F5 ^ Data[6]
F7 = CRC[08] ^ F6 ^ Data[7]

CRC-32更新如下：
CRC[15] = CRC[7] ^ F7
CRC[14] = CRC[6]
CRC[13] = CRC[5]
CRC[12] = CRC[4]
CRC[11] = CRC[3]
CRC[10] = CRC[2]
CRC[9] = CRC[1] ^ F0
CRC[8] = CRC[0] ^ F1
CRC[7] = F0 ^ F2
CRC[6] = F1 ^ F3
CRC[5] = F2 ^ F4
CRC[4] = F3 ^ F5
CRC[3] = F4 ^ F6
CRC[2] = F5 ^ F7
CRC[1] = F6
CRC[0] = F7

3.确定偏移量模式，偏移量0为目标地址的第一个字节。在唤醒滤波器配置寄存器A（WUF_CFGA）的“滤波器模式偏移”字段中更新偏移。
确定地址匹配条件：
4.根据表3-7确定地址匹配方案，并相应地更新唤醒过滤器配置寄存器A（WUF_CFGA）的过滤器广播使能，过滤任何多播使能和地址匹配使能位。
5.如有必要（请参阅步骤4），请在MAC接收地址A寄存器（RX_ADDRA），MAC接收地址B寄存器（RX_ADDRB）和MAC接收地址C寄存器（RX_ADDRC）中设置所需的MAC地址以引起唤醒事件。
6.将唤醒滤波器配置寄存器A（WUF_CFGA）的滤波器使能位置1以使能滤波器。
启用唤醒帧检测：
7.将唤醒控制和状态寄存器（WUCSR）的唤醒帧使能（WUEN）位置1，以启用唤醒帧检测。
8.将中断屏蔽寄存器中的第8位（WoL事件指示符）置1，以使WoL事件触发nINT中断引脚的置位。
触发匹配时，nINT中断引脚将被置为有效，并且唤醒控制和状态寄存器（WUCSR）的远程接收到唤醒帧（WUFR）位将被置1。为了提供软件的更多可视性，将设置唤醒过滤器配置寄存器A（WUF_CFGA）的过滤器触发位。
注意：另外，LED1 / nINT / nPME或LED2 / nINT / nPME引脚可用于指示WoL事件。有关更多信息，请参见第3.8.4节“ LAN唤醒（WoL）”。

3.8.5 隔离模式

通过将基本控制寄存器的隔离位设置为“ 1”，可以将设备数据路径与RMII接口电气隔离。在隔离模式下，收发器不响应TXD，TXEN和TXER输入，但是响应管理事务。
隔离为将多个收发器连接到同一RMII接口而不争用提供了一种方法。默认情况下，收发器不是隔离的（上电时（隔离= 0）。

3.8.6 复位

该设备提供两种复位形式：硬件和软件。设备寄存器通过硬件和软件复位进行复位。选择寄存器位（在寄存器定义中指示为“ NASR”）不会通过软件复位来清除。
寄存器不会通过第3.8.3节中所述的掉电模式复位。
注意：复位后的前16 s，RMII接口将以2.5 MHz运行。在此时间之后，如果启用了自动协商，它将切换到25 MHz。

3.8.6.1 硬件复位

通过将nRST输入引脚驱动为低电平来声明硬件复位。在驱动时，应将nRST保持低电平，保持在第5.6.3节“上电nRST和配置表带时序”中详细说明的最短时间，以确保正确进行收发器复位。
在硬件复位期间，必须向XTAL1 / CLKIN信号提供一个外部时钟。
注意 ：上电后需要进行硬件复位（nRST断言）。有关更多信息，请参见第5.6.3节“上电nRST和配置表带时序”。

3.8.6.2 软件复位

通过将基本控制寄存器的软复位位设置为“ 1”，可以激活软件复位。除寄存器定义中标为“ NASR”的寄存器位外，所有寄存器位均通过软件复位清除。软复位位是自清除的。
根据IEEE 802.3u标准第22节（22.2.4.1.1），复位过程将在该位置1到0.5 s内完成。

3.8.7 载波侦听

载波侦听（CRS）在CRS_DV引脚上输出。 CRS是由IEEE 802.3u标准中的MII规范定义的信号。每当收发器处于中继器模式或全双工模式时，设备仅基于接收活动来声明CRS。否则，收发器根据发送或接收活动声明CRS。
载波侦听逻辑使用编码的未加密数据来确定载波活动状态。它通过检测任何10位跨度内的2个非连续零来激活载波侦听。如果在/ J / K /流起始定界符对之前检测到连续的10个跨度，则载波侦听终止。如果检测到SSD对，则在检测到/ T / R /流结束定界符对或一对IDLE符号之前，将确定载波侦听。在/ T /符号或第一个IDLE之后，运算符取反。如果/ T /后没有/ R /，则保持载波。对于IDLE，其后跟一些非IDLE符号，对运营商的处理方式相似。

3.8.8 链接完整性测试

设备执行IEEE 802.3u（第24-15节）链接监视器状态图中概述的链接完整性测试。链接状态与10 Mbps链接状态多路复用，以形成基本状态寄存器中的链接状态位并驱动LINK LED（LED1）。
DSP使用内部DATA_VALID信号向Link Monitor状态机指示ANSI X3.263 TPPMD标准所定义的RXP和RXN信号上存在的有效MLT-3波形。断言DATA_VALID时，控制逻辑进入Link-Ready状态，并等待自动协商模块的启用。接收到链接状态后，进入发送和接收逻辑块。如果禁用自动协商，则在断言DATA_VALID时，链路完整性逻辑会立即移至Link-Up状态。
为了使线路稳定，从声明DATA_VALID到进入Link-Ready状态，链路完整性逻辑将至少等待330 ms。如果DATA_VALID输入在任何时候都被取反，则该逻辑将立即使Link信号取反并进入Link-Down状态。
当10/100数字模块处于10BASE-T模式时，链接状态是从10BASE-T接收器逻辑得出的。

3.8.9 电缆诊断

LAN8742A / LAN8742Ai提供电缆诊断功能，可以检测以太网电缆的开路/短路和长度。电缆诊断包括两种主要的操作模式：

?时域反射法（TDR）电缆诊断TDR电缆诊断可检测TX或RX对上的开路或短路电缆，以及估计开路/短路故障的电缆长度。
?匹配的电缆诊断程序匹配的电缆诊断程序可以估算100 Mbps链接的电缆的电缆长度。

有关每种电缆诊断模式的正确操作的详细信息，请参见以下小节。

3.8.9.1 时域反射仪（TDR）电缆诊断

LAN8742A / LAN8742Ai提供TDR电缆诊断功能，该功能可检测TX或RX对上的开路或短路电缆，以及估计开路/短路故障的电缆长度。要使用TDR电缆诊断，必须禁用自动MDIX和自动协商，并且必须将LAN8742A / LAN8742Ai设备强制设置为100 Mb全双工模式。必须在将TDR控制/状态寄存器中的TDR使能位置1之前执行这些操作。
在禁用自动MDIX的情况下，TDR将测试由寄存器位27.15（AMDIXCTRL）选择的TX或RX对。正确的电缆测试应包括每对电缆的测试。 TDR测试完成后，可以恢复先前的寄存器设置。图3-16提供了正确使用TDR的流程图。
图3-16：TDR使用流程图

TDR通过在以太网电缆（MDI模式下为TX，MDIX模式下为RX）内的选定双绞线上传输脉冲来工作。如果被测线对开路或短路，则阻抗不连续会导致反射信号，该信号可由LAN8742A / LAN8742Ai检测到。 LAN8742A / LAN8742Ai测量发射信号和接收到的反射之间的时间，并在TDR控制/状态寄存器的TDR通道长度字段中指示结果。 TDR通道长度字段表示电缆的“电气”长度，可以乘以表3-8中的适当传播常数，以确定到故障的近似物理距离。
注意 ：当链接不可操作时，通常使用TDR功能。但是，操作TDR时，活动链接将断开。
由于TDR依赖于未正确端接的电缆的反射信号，因此有几个因素会影响物理长度估算的准确性。这些包括：

1.电缆类型（CAT 5，CAT5e，CAT6）：由于内部信号对的扭曲计和信号传播速度的差异，每种电缆的电气长度略有不同。如果已知电缆类型，则可以使用适合电缆类型的传播常数来更精确地计算长度估计值（请参见表3-8）。在许多实际应用中，电缆类型是未知的，或者可能是不同电缆类型和长度的混合。在这种情况下，请将传播常数用于“未知”电缆类型。
2. TX和RX对：对于每种电缆类型，EIA标准为以太网电缆中的每个信号对指定不同的双绞率（每米扭曲）。这会导致RX和TX对的测量结果不同。
3.实际电缆长度：估算的电缆长度和实际的电缆长度之间的差异会随着物理电缆长度的增加而增加，最准确的结果是在小于约100 m的范围内。
4.断路/短路情况：断路和短路情况将返回到故障的相同物理距离的不同的TDR通道长度值（电气长度）。通过使用不同的传播常数来计算电缆的物理长度，可以对此进行补偿。

对于开路情况，到故障的估计距离可以计算如下：
到开路故障的距离，以米为单位T = TDR通道长度* POPEN
其中：POPEN是从表3-8中选择的传播常数。
对于短路情况，到故障的估计距离可以计算如下：
到断层的距离，以米为单位=TDR通道长度* PSHORT
其中：PSHORT是从表3-8中选择的传播常数。
表3-8：TDR传播常数

TDR传播常数		电缆	类型
	未知	CAT 6	CAT 5E	CAT 5
POPEN	0.769	0.745	0.76	0.85
PSHORT	0.793	0.759	0.788	0.873

对于开路和短路情况，典型的电缆长度测量误差范围取决于所选的电缆类型以及开路/短路与设备的距离。表3-9和表3-10分别详细说明了开仓和卖空案例的典型测量误差。
表3-9：裸线的典型测量误差（+/-米）

到故障的物理距离		选定的	传播常数
	POPEN =未知	POPEN = CAT 6	POPEN = CAT 5E	POPEN = CAT 5
CAT 6电缆，0-100 m	9	6
CAT 5E电缆，0-100 m	5		5
CAT 5电缆，0-100 m	13			3
六类电??缆，101-160 m	14	6
CAT 5E电缆，101-160 m	8		6
CAT 5电缆，101-160 m	20			6

表3-10：短电缆的典型测量误差（+/-米）

到故障的物理距离		选定的	传播常数
	POPEN =未知	POPEN = CAT 6	POPEN = CAT 5E	POPEN = CAT 5
CAT 6电缆，0-100 m	8	6
CAT 5E电缆，0-100 m	5		5
CAT 5电缆，0-100 m	11			2
六类电??缆，101-160 m	14	6
CAT 5E电缆，101-160 m	7		6
CAT 5电缆，101-160 m	11			3

3.8.9.2 匹配的电缆诊断

匹配的电缆诊断程序可以估计最长120米的100 Mbps链接电缆的电缆长度。如果有活动的100 Mb链路，则可以使用电缆长度寄存器估算到链路伙伴的近似距离。如果电缆正确端接，但是没有活动的100 Mb链接（链接伙伴已禁用，无法运行，链接处于10 Mb等），则无法估计电缆长度，应忽略电缆长度寄存器。到链路伙伴的估计距离可以通过表3-11中提供的电缆长度（CBLN）查找表来确定。匹配的电缆盒的典型电缆长度测量误差范围为+/- 20 m。匹配的电缆长度误差范围对于从0到120 m的所有电缆类型都是一致的。
表3-11：匹配情况估计的电缆长度（CBLN）查找表

CBLN字段值	估计电缆长度
0-3	0
4	6
5	17
6	27
7	38
8	49
9	59
10	70
11	81
12	91
13	102
14	113
15	123

注意：对于正确端接的电缆（匹配盒），没有反射信号。在这种情况下，“ TDR通道长度”字段无效，应忽略。

3.8.10 回环操作

可以将设备配置为近端环回和远端环回。以下各小节将详细介绍这些环回模式。

3.8.10.1 近端回环

如图3-17中的蓝色箭头所示，近端回环模式将数字发送数据发送回接收数据信号以进行测试。通过将基本控制寄存器的环回位设置为“ 1”来启用近端回环模式。很大一部分数字电路可在近端回环模式下工作，因为数据在环回之前已通过PCS和PMA层路由到PMD子层。不论TXEN的状态如何，发送器都将掉电。
图3-17：近端回环框图

3.8.10.2 远端回环

远端回环是MDI（模拟）回环的一种特殊测试模式，如图3-18中的蓝色箭头所示。通过将模式控制/状态寄存器的FARLOOPBACK位置1，可以使能远端回环模式。在这种模式下，将从MDI上的链接伙伴接收到的数据循环回链接伙伴。本地MAC接口上的数字接口信号是隔离的。

图3-18：远端回环框图

3.8.10.3 连接器回环

该设备可通过非常短的电缆保持可靠的传输，并且可以在连接器环回中进行测试，如图3-19所示。 RJ45回送电缆可用于将传输信号从变压器的输出路由回接收器输入。回送速度为10 Mbps和100 Mbps。
图3-19：连接器环回框图

3.9 应用图

本节提供了以下方面的典型应用图：

? 简化的系统级应用图
? 电源图（由内部稳压器提供1.2 V）
? 电源图（由外部电源提供1.2> V）
? 双绞线接口图（单电源）
? 双绞线接口图（双电源）耗材）

3.9.1 简化的系统级别应用程序图

图3-20：简化的系统级应用框图

3.9.2 电源图（内部稳压器提供的1.2 V电源）

图3-21：电源框图（由内部稳压器供电的1.2 V）

3.9.3 电源图（1.2 V由外部电源供电）

图3-22：电源框图（1.2 V由外部电源供电）

3.9.4 双绞线接口图（单电源）

图3-23：双绞线接口图（单电源）

3.9.4 双绞线接口图（双电源）

图3-24：双绞线接口图（双电源）