当前位置: 代码迷 >> 综合 >> Cadence Allegro BGA扇出设置
  详细解决方案

Cadence Allegro BGA扇出设置

热度:58   发布时间:2023-12-17 07:56:16.0

 

1.菜单栏选择 Route -- Create Fanout 
image_1d2mjvrdc1lqr18ju10b21lpt151s9.png-18.4kB 
2.Find栏目中选择Symbols 
image_1d2mk47v11pr5oqc1cig1o0u1u2v13.png-10.4kB 
3.Options中via Direction选择BGA Quadrant Style。勾选上override line width。填上合适的线宽 
image_1d2mmh014drfrmcsn81rhae0m2a.png-13.8kB 
或者不勾选override line width,而是选择合适的焊盘即可 
image_1d2n7hfbd4k0dih1i2j1l4q1stl9.png-19.4kB 
注意:Allegro一开始的时候via是Net default的,并没有焊盘给你选择,如下图 
image_1d2n1sue01th2165cb0d19cmv804e.png-6.5kB 
这个需要在规则中设置一下焊盘,打开约束管理器 
选择Constraint Manager-->Physical -->Physical Constraint Set-->All layers,找到vias选项,给他对应的焊盘即可。 
image_1d2n2064c1sp11q731b6qq1b1ujl4r.png-82.3kB
4.点击需要扇出的BGA器件即可

BGA器件扇出如果Pin-Via Space不选择Centered的话,可能是会报错的,比如是这样的 
image_1d2n24lnll3p1cdr15sm17e7npl58.png-112kB 
满满的都是DRC Mark,提示你出错了。 
(DRC Mark点原本是很大的,可以改小一点,方便查看.点击Setup -- Design Parameters) 
image_1d2n27qh71san1im4g8ab4311f5l.png-27.9kB 
去修改他的DRC Mark Size. 
要解决这个问题,就需要去修改Allegro BGA区域规则。将BGA这块区域允许的最小间距给他缩小一些。建议Pin-via Space选择Centered。不用修改规则不会报错。

  相关解决方案