SATA FPGA设计（1）

SATA（Serial ATA）是一种高速的串行总线，采用点对点方式进行数据传输，内置数据/命令校验单元，支持热插拔，具有 150MB/s（SATA 1.0）或 300MB/s（SATA 2.0）传输速度。目前 SATA 应用广泛，但国内尚无独立研发的 SATA 芯片。分析了 SATA 协议标准，建立了 SATA 主机控制器的层次结构，将 SATA 控制器划分成主机接口层、ATA 适配层、传输层、链路层和物理层，各层之间采用异步 FIFO（First In First Out）通讯。实现了多状态机的协同设计，完成了高速并行 CRC 编解码器、并行 8B/10B 编解码器和基于线性回馈移位寄存器的加密解密器件的设计，实现了 1.5Gbps 的自动阻抗匹配的串行传输通道。实现了 133MHz 高速 PCI 主机接口，支持 32/64 位可配置总线宽度，支持地址配置空间，具有主控 DMA 功能。分析并测试了 FIFO 深度及性能，计算了 FIFO 深度对层间并行运行度的影响。进行了 SATA控制器的运行测试，与同类商用产品性能相当。编写了智能化仿真验证向量脚本，对整个设计进行对称封装测试，保证设计的正确性和健壮性。运用低功耗的设计理念和流水线设计技巧，对仿真验证后的设计进行了优化和重构，节约了现场可编程门阵列（Field Programmable Gate Array，FPGA）可综合资源，增加了芯片的运行速度。深入探讨了芯片设计的自动化方法，使用一种新的描述模型取代传统的编码过程。给出了一个可视化操作环境，使用这个模型描述的设计任务，能直接转换成芯片可综合的逻辑描述，实现部分集成电路的设计自动化。