当前位置: 代码迷 >> 综合 >> 【SystemVerilog基础】automatic 引发的一些思考
  详细解决方案

【SystemVerilog基础】automatic 引发的一些思考

热度:10   发布时间:2023-12-13 01:02:00.0

文章目录

    • 1、automatic 加在 program 后的作用
      • 第一段程序
      • 第二段程序

阅读本文之前,建议先阅读:【SystemVerilog基础】program块的automatic与static深入探究

1、automatic 加在 program 后的作用

第一段程序

program automatic test;initial begin$display("***start time is %0d", $time);  for(
  相关解决方案