BRAM（Block RAM）模块
Spartan-6中的BRAM存储18Kbit数据，能配置成两个独立的9Kbit BRAM或者一个18Kbit BRAM。每个RAM可以通过两个端口寻址，也可以配置成单口RAM。BRAM包含输出寄存器以增加流水线性能。BRAM 在器件中按列排列，其数量取决于Spartan-6 器件的容量。
BRAM 的功能介绍如下。
每个BRAM 的存储容量可达18Kbit。一个BRAM 可以拆成两个独立的9Kbit，也可以作为一个18Kbit。每个9Kbit BRAM可以设置成简单双端口模式，从而将BRAM 的数据宽度加倍到36bit。简单双端口模式的定义是具有带独立时钟的一个只读端口和一个只写端口。分离的同步置位/复位引脚，独立控制输出寄存器和锁存器的置位/复位操作。可以更好地和其他FPGA 系列保持兼容。18bit 或36bit 宽的端口有不同的写允许信号，此功能常用于对片上微处理器的接口连接。根据写使能（WE）引脚的状态，所有输出均具有读功能或边写边读功能。边写边读输出具有先写WRITE_FIRST 、先读READ_FIRST 和不变化NO_CHANGE 三种操作模式。写操作需要一个时钟。读操作需要一个时钟。所有输出端口均有锁存。输出端口的状态在端口再次执行读或写操作之前保持不变。默认的BRAM 输出是采用锁存器模式。输出数据通路有一个可选内部流水线寄存器。强烈建议使用该寄存器模式，这样可使BRAM 工作时钟速率较高，但会增加一个时钟周期的延迟。Spartan-6的BRAM同其他Xilinx FPGA BRAM类似，支持写/读同步操作，两个端口对称且完全独立，共享数据，每个端口根据需要可以改变其位宽和深度。存储器内容可在配置比特流时进行清除或设置。
Spartan-6中的BRAM配置十分灵活，如表2-10至表2-13所示。BRAM配置为完全双口模式时，每个端口都支持写或读操作；BRAM配置为简单双端口模式时，A口只支持写操作，B口只支持读操作。
表2-10 9Kbit BRAM的简单双口配置
表2-11 9Kbit BRAM的全双口配置
表2-12 18Kbit BRAM的简单双口配置
表2-13 18Kbit BRAM 的全双口配置
每个BRAM可以配置成完全的双口RAM，有18Kbit的存储空间和两个完全独立的访问口：A口和B 口，结构对称，A 口B 口有独立的地址、数据输入、数据输出、时钟、时钟允许和写允许信号。数据可以写入其中的一个口或者两个口，也可以从一个或者两个口读出，如图2-30所示。
需要注意的是，当两个端口同时对同一个地址操作时，由于双端口RAM 内部没有专门的监控逻辑，因此需要用户监控，以免冲突。两个端口同时对同一个地址的操作不会损坏该物理空间。读写的详细时序请参考用户指南。
每个9Kbit 或者18Kbit BRAM 都可配置成简单双口RAM，区别在于A 口是写操作，B口是读操作，读写都可同时发生。
全双口RAM 和简单双口RAM 的原语见表2-14 所示，可以在HDL 代码中直接例化。
表2-14 Spartan-6 BRAM 的原语
DSP 模块XtremeDSP
为了适应越来越复杂的DSP运算，Spartan-6在Spartan 3A DSP模块DSP48A 基础上，不断进行功能扩展，推出了功能更强大的DSP48A1 SLICE。
图2-31所示为DSP48A1功能框图，算术部分包含18位预加器、2个48位数据输入的多路复用器（输出X 和Z）、18×18 位二进制补码乘法器，跟随一个48位宽的符号可扩展的后加法器/减法器/累加器。
DSP48A1的数据和控制输入连接到算术和逻辑部分。A和B输入通道上有两级流水线寄存器。其他数据和控制输入通道也有一级流水线寄存器。在使用流水线寄存器情况下最高运行速率为250MHz（在最低速度等级器件中）。
该结构适应DSP应用中的众多功能，其可编程流水结构、48位内部总线、易于实现两级DSP48A1的级联的特性，增强了它的功能。
图2-32所示为DSP48A1的详细框图，DSP48A1主要由以下几部分组成。
一、 端口
(1) A、B、C、D、M 和P 端口逻辑。
DSP48A1有4个输入数据通道（A、B、C 和D）和一个数据输出通道（P），A、B 和D 口为18 位宽，C 口为48 位宽，P 口为48 位宽。DSP48A1 还有一个级联数据输入通道（B cascade）和一个级联数据输出通道（P cascade），提供相邻DSP48A1 之间的输入和输出级联功能。B cascade 是一个专用资源，可以设置其属性B_INPUT，作为相邻DSP48A1 的B 口输入。DSP48A1 还具有CIN 输入和CARRYOUT 输出，它主要用于实现相邻DSP48A1 的并行乘累加运算。级联数据输入PCIN 也是一个同相邻DSP48A1 相连的专用资源，通过ZMUX（OPMODE 3:2）动态选择。
M口是乘法器的36位原始输出，也可选择直接和FPGA逻辑相连，适应多种DSP运算。
18位的D和B口可作为18位预加器的输入，可以旁路预加器，也可以设置OPMODE[4]，将预加器的输出连接到乘法器的输入。
18位的A和B口提供18×18乘法器输入，D、A和B可以旁路乘法器，作为X多路复用器的输入。48位C口用于Z多路复用器的通用输入，完成加或减运算。
A口的25位和B口18位数据是25×18乘法器输入。每个DSP48A1都能完成乘加、乘减等操作。A口和B口可以合并跳过乘法器作为X多路复用器的输入。
多路复用器由配置位控制，设置信号的直通、寄存器输入或者级联输入。数据端口寄存器允许用于在增加时钟频率与数据延时之间平衡。乘法器和加法器之间的流水线寄存器为M寄存器。
INMODE[3:0]是DSP48A1里新增的控制位，这些位控制A和D输入寄存器与预加器的函数。
(2) OPMODE端口。
OPMODE端口（见图2-33）支持两种输入方式，直通或者通过寄存器pipeline。使用寄存功能，可以提高DSP48A1的性能。
(3) X和Z多路选择器。
OPMODE提供了动态改变DSP48A1功能的方法，OPMODE的控制位对应X和Z多路选择器的选择位。多路选择器的输出作为后加法器/减法器的操作数。
(4) 进位输入逻辑。
进位输入逻辑是OPMODE[5]和CIN的函数。
可能的进位输入在X和Z多路复用器的输出之前“会合”，在某种意义上，X和Z多路复用器函数复制了进位输入信号到进位逻辑。
OPMODE和CARRYINSEL必须正确设置，确保正确选择进位输入（CIN）。图2-34中有两个输入，通CARRYINSEL位选择CIN或OPMODE[5]。CIN为上级DSP48A1的进位输出，OPMODE[5]由FPGA逻辑控制。
二、 算术功能
(1) 预加器。
预加器/预减器的输出是OPMODE[6]和B、D数据的函数。OPMODE[6]为1定义为减法操作。
(2) 乘法器。
如图2-35所示，二进制补码乘法器输入为18位的二进制补码，产生36位补码输出。输出可以通过逻辑右移17位，级联成更宽位数的乘法器。
将输入操作数的最高位设置成0，则乘法器就能实现无符号算术运算。
寄存器MREG是乘法器的输出寄存器，可以在增加一个时钟周期延时的情况下，增加乘法器性能。乘法器的36位输出可以作为X多路复用器的输入，或者通过M口（MFOUT[35：0]）与FPGA内部逻辑相连。
乘法器的36位输出可以进行符号扩展，达到48位，作为加法器/减法器的输入。
(3) 加法器/减法器/累加器。
加法器/减法器/累加器的输出是OPMODE和输入数据的函数，由OPMODE[3：0]选择哪个输入到X/Z多路复用器，再到加法器/减法器/累加器功能块。
加法或者减法操作由OPMODE[7]控制，OPMODE[7]为1代表减法。X多路选择器的输出与CIN相加，产生的结果与Z的输出相加/减。
分析DSP48A1结构后，我们知道，用它可以完成非常复杂的DSP功能，如FIR滤波器等，极大地提高了数字处理的能力。
Xilinx工具提供了DSP48的原语，可以在HDL中例化，如图2-36所示。还可以通过Core Generator工具调用。
点击打开链接