Xilinx FPGA未使用管脚的默认电平设置方法

热度：11 发布时间：2023-12-08 04:50:53.0

在vivado中，FPGA未使用管脚的默认电平设置方法

方法一：直接在约束文件中写入tcl命令

set_property BITSTREAM.CONFIG.UNUSEDPIN PULLUP [current_design]
可选参数有 PULLUP - PULLDOWN - PULLNONE

方法二：在软件中设置

1，在run implementation后，点击open implementation design

在这里插入图片描述

2，打开后右键点击Generate Bitstream，然后点击bitstream setting

在这里插入图片描述

3，然后点击Configure additional bitstream settings

在这里插入图片描述

4，然后点击configuration

在这里插入图片描述

5，往下拉动右边的滚动条到下图的位置，就可以看到设置的复选框，即可设置为你希望的输出电平状态

在这里插入图片描述

查看全文

相关解决方案

诸位老兄，一起收集较好的嵌入式论坛（ARM，DSP，FPGA，单片机都行）
各位老兄，一起收集较好的嵌入式论坛（ARM，DSP，FPGA，单片机都行）解决思路
关于zigbee+FPGA 请问一上
关于zigbee+FPGA 请问一下
FPGA 是在这议论吗
FPGA 是在这讨论吗解决方法
FPGA：找不到Virtex-7,该如何处理
FPGA I2C配置SAA7114有关问题
FPGA xilinx 程序调试出错,该如何解决
各位老兄，一起收集较好的嵌入式论坛（ARM，DSP，FPGA，单片机都行）,该怎么解决
Altera fpga ps配置求指点。
FPGA SPI-Flash的控制,该如何处理
FPGA SPI-Flash的统制
关于zigbee+FPGA 请问一上
FPGA 是在这讨论吗,该怎么解决
FPGA counter and FIFO解决办法
xilinx ISE 12.3在microblaze上移植petalinux可行吗？解决思路
FPGA 和单片机组建电路的仿真有关问题
FPGA 异步时钟多个状态机的芯片验证有关问题
诚征网友（ASIC/FPGA 验证）,该如何解决
FPGA 如果达到现在的CPU那种集成度的话需不需要散热系统？该怎么解决
ARM9 + FPGA + LCD,该如何解决
xilinx basys3开发板，ov7670摄像头采集处理的数据如何传回pc
fpga verilog 8位加法器,该如何解决
fpga verilog 八位加法器
比较一下单片机、DSP、PLC、CPLD、FPGA、嵌入式这几中开发的区别？解决方法
FPGA基础知识 1（FPGA 内部结构）
（转）Xilinx-7Series-FPGA高速收发器使用学习—概述与参考时钟篇
不可不知的PLD/CPLD/FPGA/ASIC
fpga testbench 学习小结二