对应ISE套件中的chipscope，Vivado已经将逻辑分析仪嵌入到IDE中了，现在叫做vivadoDebug，根据文档UG908，debug功能可以在综合完成以后，通过set up debug加入需要监视的信号，这样做比较繁琐，可以通过如下方式将Debug放入到Vivado中:
通过IP Catalog增加一个ila模块；
probe0为监视的线的个数，可以多选一些，然后把用不到的线赋值为0；
例化一个ila模块，把需要的线赋值到probe0中，加入到顶层工程中，如下所示：
编译工程，生成bit文件；
连接到PC机上，点击Open Target 选择Auto Connect，Vivado自动连接到设备，会打开如下界面：
在waveform界面可以通过+图表增加需要监视的线；
在Triger Setup界面增加触发线和触发时机；
在Waveform界面，可以操作如下功能：
|
|
开始捕获触发信号 |
|
|
选择以后，可以连续不断的捕获数据 |
|
|
开始捕获数据 |
如果是block design,可以在需要debug的线上右击,列表中选择debug：
然后线上就会出现一个
同时在Diagram窗口中出现一个Run Connection Automation
点击上图中Run Connection Automation，IDE会自己增加一个ila核，并且已经连接好；
debug请参照第3步；
