当前位置: 代码迷 >> 综合 >> Verilog 中~与! 表示not的区别
  详细解决方案

Verilog 中~与! 表示not的区别

热度:66   发布时间:2023-11-25 20:01:04.0

~
Bit-Wise Operator 按位取反
例如 1000 按位取反为 0111


Logical Operator
!0=1